導語：如何才能寫好一篇大規(guī)模集成電路設計，這就需要搜集整理更多的資料和文獻，歡迎閱讀由公務員之家整理的十篇范文，供你借鑒。

篇1

關(guān)鍵詞：動態(tài)功耗 時鐘樹 clock gating技術(shù)

中圖分類號：TP752 文獻標識碼：A 文章編號：1007-9416（2015）09-0000-00

隨著半導體工業(yè)的發(fā)展和工藝的深入，VLSI（超大規(guī)模集成電路）設計正迅速地向著規(guī)模越來越大，工作頻率越來越高方向發(fā)展。顯而易見，規(guī)模的增大和頻率的提高勢必將產(chǎn)生更大芯片的功耗，這對芯片封裝，冷卻以及可靠性都將提出更高要求和挑戰(zhàn)，增加更多的成本來維護這些由功耗所引起的問題。而在便攜式設備領域，如智能手機、手提電腦等現(xiàn)在智能生活的必需品對芯片功耗的要求更為嚴格和迫切。

由于時鐘樹工作在高頻狀態(tài)，隨著芯片規(guī)模增大，時鐘樹規(guī)模也迅速增大，通過集成clock gating電路降低時鐘樹功耗是目前時序數(shù)字電路系統(tǒng)設計時節(jié)省功耗最有效的處理方法。

Clock gating的集成可以在RTL設計階段實現(xiàn)，也可以在綜合階段用工具進行自動插入。由于利用綜合工具在RTL轉(zhuǎn)換成門級網(wǎng)表時自動插入clock gating的方法簡單高效，對RTL無需進行改動，是目前廣為采用的clock gating 集成方法。

本文將詳細介紹clock gating的基本原理以及適用的各種clock gating策略，在實際設計中，應根據(jù)設計的特點來選擇合適的clock gating，從而實現(xiàn)面積和功耗的優(yōu)化。

綜合工具在對design自動插入clock gating是需要滿足一定條件的：寄存器組（register bank）使用相同的clock信號以及相同的同步使能信號，這里所說的同步使能信號包括同步set/reset或者同步load enable等。圖1即為沒有應用clock gating技術(shù)的一組register bank門級電路，這組register bank有相同的CLK作為clock信號，EN作為同步使能信號，當EN為0時，register的輸出通過選擇器反饋給其輸入端保持數(shù)據(jù)有效，只有當EN為1時，register才會輸入新的DATA IN?？梢钥闯?，即使在EN為0時，register bank的數(shù)據(jù)處于保持狀態(tài)，但由于clk一直存在，clk tree上的buffer以及register一直在耗電，同時選擇電路也會產(chǎn)生功耗。

綜合工具如果使用clock gating 技術(shù)，那么對應的RTL綜合所得的門級網(wǎng)表電路將如圖2所示。圖中增加了由LATCH和AND所組成的clock gating cell，LATCH的LD輸入端為register bank的使能信號，LG端（即為LATCH的時鐘電平端）為CLK的反，LATCH的輸出ENL和CLK信號相與（ENCLK）作為register bank的時鐘信號。如果使能信號EN為高電平，當CLK為低時，LATCH將輸出EN的高電平，并在CLK為高時，鎖定高電平輸出，得到ENCLK，顯然ENCLK的toggle rate要低于CLK，register bank只在ENCLK的上升沿進行新的數(shù)據(jù)輸出，在其他時候保持原先的DATA OUT。

從電路結(jié)構(gòu)進行對比，對于一組register bank（n個register cell）而言只需增加一個clock gating cell，可以減少n個二路選擇器，節(jié)省了面積和功耗。從時序分析而言，插入clock gating cell之后的register bank ENCLK的toggle rate明顯減少，同時LATCH cell的引入抑制了EN信號對register bank的干擾，防止誤觸發(fā)。所以從面積/功耗/噪聲干擾方面而言，clock gating技術(shù)都具有明顯優(yōu)勢。

對于日益復雜的時序集成電路，可以根據(jù)design的結(jié)構(gòu)特點，以前面所述的基本clock gating 技術(shù)為基礎實現(xiàn)多種復雜有效的clock gating 技術(shù)，包括模塊級別（module level）clock gating，增強型（enhanced）clock gating以及多級型和層次型clock gating技術(shù)。模塊級別的clock gating技術(shù)是在design中搜尋具備clock gating條件的各個模塊，當模塊有同步控制使能信號和共同CLK時，將這些模塊分別進行clock gating，而模塊內(nèi)部的register bank仍可以再進行獨立的clock gating，也就是說模塊級別clock gating技術(shù)是可以和基本的register bank clock gating同時使用。如果register bank只有2bit的register，常規(guī)基本的clock gating技術(shù)是不適用的，增強型和多級型clock gating都是通過提取各組register bank的共同使能信號，而每組register bank有各自的使能信號來實現(xiàn)降低toggle rate。而層次型clock gating技術(shù)是在不同模塊間搜尋具備可以clock gating的register ，也即提取不同模塊之間的共同使能信號和相關(guān)的CLK。

圖1沒有clock gating的register bank實現(xiàn)電路 圖2 基于latch的clock gating 電路

綜上所述，clock gating技術(shù)在超大規(guī)模集成電路的運用可以明顯改善寄存器時鐘的toggle rate 和減少芯片面積，從而實現(xiàn)芯片功耗和成本的降低。實際設計過程中，需要根據(jù)芯片電路的結(jié)構(gòu)特點來選擇，針對不同的電路結(jié)果選擇合適的clock gating技術(shù)會實現(xiàn)不同效果。

參考文獻

[1]L.Benini. P.Siegel， G.De Micheli “Automated synthesis of gated clocks for power reduction in Sequential circuits”， IEEE design and Test， winter 1994 pp.32-41.

[2]Power Compiler User Guide： Synopsys， Inc.， Y-2006.06， June 2006.

篇2

關(guān)鍵詞：電子科學與技術(shù)；課程建設；實踐創(chuàng)新能力

中圖分類號：G642.0 文獻標志碼：A 文章編號：1674-9324（2017）25-0103-02

電子科學與技術(shù)作為信息技術(shù)發(fā)展的基石，伴隨著計算機技術(shù)、數(shù)字技術(shù)、移動通信技術(shù)、多媒體技術(shù)和W絡技術(shù)的出現(xiàn)得到了迅猛的發(fā)展，從初期的小規(guī)模集成電路（SSI）發(fā)展到今天的巨大規(guī)模集成電路（GSI），成為使人類社會進入了信息化時代的先導技術(shù)。電子科學與技術(shù)專業(yè)是國家重點扶植的學科，本專業(yè)作為信息領域的核心學科，培養(yǎng)國家急需的電子科學與技術(shù)專業(yè)高級人才。

在新的歷史條件下，開展電子科學與技術(shù)專業(yè)課程建設的改革與實踐研究是非常必要的，這對于培養(yǎng)出具有知識、能力、素質(zhì)協(xié)調(diào)發(fā)展的微電子技術(shù)應用型創(chuàng)新創(chuàng)業(yè)人才具有重要的指導意義和戰(zhàn)略意義。本文依據(jù)電子科學與技術(shù)專業(yè)本科生課程建設的實際情況，詳細分析了本專業(yè)在課程建設過程中存在的問題，提出了關(guān)于電子科學與技術(shù)專業(yè)課程建設的幾點改革方案，并進行了一定的探索性實踐。

一、目前課程建設中存在的一些問題

1.在課程設置方面，與行業(yè)發(fā)展結(jié)合不緊密，缺乏專業(yè)特色和課程群的建設，課程之間缺少有效地銜接，難以滿足當前人才培養(yǎng)的需求。本專業(yè)的課程設置應當以培養(yǎng)具有扎實的微電子技術(shù)領域理論基礎和工程實踐能力，能從事超大規(guī)模集成電路設計、半導體器件和集成電路工藝制造以及相關(guān)電子信息技術(shù)應用工作的高級工程技術(shù)人才和創(chuàng)新創(chuàng)業(yè)人才為培養(yǎng)目標來進行課程建設。

2.在創(chuàng)新實踐教學方面，存在重理論教學和課堂教學，缺乏必要的實踐環(huán)節(jié)，尤其是創(chuàng)新實踐環(huán)節(jié)的教學，相關(guān)實踐和實驗教學手段和教學方法過于單一，僅在教師課堂教學講授范例和實驗過程的基礎上，指導學生進行課程實驗，學生按照課程實驗手冊上的具體步驟逐一進行操作，完成課程所要求的實驗。單一的實驗和實踐教學方式難以提升學生的創(chuàng)新實踐和動手能力，更難以實現(xiàn)對所學知識的實踐和靈活運用，難以滿足當前強調(diào)以實踐為主，培養(yǎng)實踐型創(chuàng)新人才的要求。

二、課程建設改革的目的與任務

結(jié)合集成電路行業(yè)未來的發(fā)展趨勢以及電子科學與技術(shù)專業(yè)總體就業(yè)前景和對人才的需求結(jié)構(gòu)。根據(jù)我國電子科學與技術(shù)產(chǎn)業(yè)的現(xiàn)狀和發(fā)展需求，通過對電子科學與技術(shù)專業(yè)的課程建設進行改革，重點強調(diào)工程實訓與創(chuàng)新實踐，在課程教學中體現(xiàn)“激發(fā)興趣、夯實基礎、引導創(chuàng)新、全面培養(yǎng)”的教學方針。重新規(guī)劃專業(yè)培養(yǎng)方案和課程設置，以集成電路工藝與設計為重點，設置課程群，構(gòu)建新的科學的課程體系，突出特色，強化能力培養(yǎng)。

三、課程建設改革的具體內(nèi)容

人才培養(yǎng)目標以厚基礎、寬口徑、重實踐、偏工程為宗旨，培養(yǎng)具有扎實的微電子技術(shù)領域理論基礎和工程實踐能力，能從事超大規(guī)模集成電路設計、半導體器件和集成電路工藝制造以及相關(guān)電子信息技術(shù)應用工作的高級工程技術(shù)人才和創(chuàng)新創(chuàng)業(yè)人才。以大規(guī)模集成電路設計、制造和工藝、電子器件和半導體材料、光電子技術(shù)應用等方面為專業(yè)特色進行課程建設改革，具體的改革內(nèi)容如下。

1.課程設置。首先，根據(jù)本專業(yè)人才培養(yǎng)目標要求按需設課，明確設課目的，并注意專業(yè)通識課、專業(yè)基礎課、專業(yè)限選課和專業(yè)任選課之間的銜接與學時比例，加強集成電路設計與集成電路工藝方面的課程設置，突出微電子技術(shù)方向的特色，明確專業(yè)的發(fā)展目標和方向，將相關(guān)課程設置為課程群，通過相關(guān)課程的有效銜接，突出能力培養(yǎng)。其次，隨著電子科學與技術(shù)的不斷發(fā)展，注重本專業(yè)課程設置的不斷更新和調(diào)整。

2.教學方式。首先，加強對青年教師的培養(yǎng)和訓練，注重講課、實驗、考試及課下各個環(huán)節(jié)的相互結(jié)合，即課堂與課下相結(jié)合，講課與實驗相結(jié)合，平時與考試相結(jié)合。其次，講課中注重講解和啟發(fā)相結(jié)合，板書和多媒體相結(jié)合；實驗中注重方法和原理相結(jié)合，知識和能力相結(jié)合；考試中注重面上與重點相結(jié)合，概念與計算相結(jié)合，開卷與閉卷相結(jié)合，重點開展課程的網(wǎng)絡化建設，將相關(guān)實驗課程的教學錄像上網(wǎng)，通過網(wǎng)絡教學加強學生的實驗實踐能力培養(yǎng)和提高。第三，注重雙語課程的開設與優(yōu)秀經(jīng)典教材的使用相結(jié)合，雙語課程與國際該課程接軌。

四、結(jié)語

科學與技術(shù)專業(yè)課程建設應當圍繞電子科學與技術(shù)專業(yè)應用型人才的培養(yǎng)和專業(yè)特色，通過制訂適用集成電路人才培養(yǎng)目標的培養(yǎng)方案、課程設置、實驗體系和教學計劃，突出集成電路工藝與設計實踐環(huán)節(jié)，進而有效地提高實驗和實踐教學質(zhì)量，為培養(yǎng)具有實踐創(chuàng)新能力的科技創(chuàng)新型人才奠定了基礎。

參考文獻：

[1]劉一婷，李新，關(guān)艷霞，等.突出專業(yè)特色的電子科學與技術(shù)專業(yè)人才培養(yǎng)方案構(gòu)建[J].高教學刊，2016，（7）：74-75.

[2]李新，劉一婷，揣榮巖，等.集成電路產(chǎn)業(yè)人才培養(yǎng)的課程體系建設[J].教育教學論壇，2016，（1）：63-64.

[3]潘宇恒.電子科學與技術(shù)專業(yè)的課程優(yōu)化[J].科研，2016，（3）：00209.

[4]韓益鋒，姚文卿，董良威.電子科學與技術(shù)專業(yè)課程體系建設與實踐[J].考試周刊，2014，（45）：148-149.

[5]陶建平.電子科學與技術(shù)專業(yè)本科教育質(zhì)量探索與實踐[J].公安海警學院學報，2014，（2）：34-37.

[6]謝海情，唐立軍，唐俊龍，等.集成電路設計專業(yè)課程體系改革與實踐[J].教育教學論壇，2015，（34）：76-77.

[7]全國高等學校教學研究中心.電子科學與技術(shù)專業(yè)發(fā)展戰(zhàn)略研究報告[EB/OL].http：///link？rl=fsRthBj31TQQh1FCB740v-yPMYbTKEDaxrKs_caajUeYpVorqPMpcpzfV9wyz-vx3Vd7-hKL37B5rClIwE37dIk5CqZU2M-quD7BTAE_tSMwq，2007-06-18.

[8]劉繼春，毛劍波，楊明武.“電子科學與技術(shù)專業(yè)”學科建設的探索與實踐[J].合肥工業(yè)大學學報（社會科學版），2008，（06）：138-141.

[9]王敏杰，朱連軒，袁超.電子信息科學與技術(shù)本科人才培養(yǎng)探索[J].科技信息，2009，（30）：20.

[10]李俊杰.淺談電子信息科學技術(shù)發(fā)展[J].魅力中國，2010，（10）：237.

[11]陳力穎.《大規(guī)?？删幊踢壿嬈骷O計》課程實驗考試改革的探索[J].教育教學論壇，2013，（52）：255-257.

[12]何偉明.高等學校電子科學與技術(shù)本科專業(yè)發(fā)展戰(zhàn)略研究報告2006-2010年教育部高等W校電子科學與技術(shù)專業(yè)教學指導分委員會[J].電氣電子教學學報，2009，（S1）：1-13.

Reform and Exploration of Course Construction of Electronic Science and Technology

CHEN Li-ying

（School of Electronics and Information Engineering，Tianjin Polytechnic University，Tianjin 300387，China）

篇3

而近年來全國工程教育認證標準發(fā)生較大的變化，電子科學與技術(shù)專業(yè)的電類課程設置，逐漸被光學類課程所取代，影響了各高校專業(yè)培養(yǎng)方案的制定。本文通過總結(jié)國內(nèi)各高校電子科學與技術(shù)專業(yè)基礎與核心課程設置的經(jīng)驗，分析本科專業(yè)對應于電子科學與技術(shù)一級學科所屬的各二級學科的基礎知識，對于將集成電路設計設置為電子科學與技術(shù)專業(yè)核心課程，來完善電子科學與技術(shù)專業(yè)課程體系設置進行了探討。

1 全國工程教育認證標準

全國工程教育認證是我國高等教育為了融入世界得到全球高等教育界的認可而開展的認證，自2007年開始試點實行。近些年來，全國工程教育認證標準已經(jīng)成為各高校制定專業(yè)培養(yǎng)方案的導向標準。

2011年之前的標準 2011年之前的全國工程教育認證標準指出，電子科學與技術(shù)專業(yè)的本科生運用所掌握的理論知識和技能，從事信號與信息處理的新型電子、光電子和光子材料及其元器件，以及集成電路、集成電子系統(tǒng)和光電子系統(tǒng)，包括信息光電子技術(shù)和光子器件、微納電子器件、微光機電系統(tǒng)、大規(guī)模集成電路和電子信息系統(tǒng)芯片的理論、應用及設計和制造等方面的科研、技術(shù)開發(fā)、教育和管理等工作。

可以看出，2011年之前的全國工程教育認證標準對于電子科學與技術(shù)專業(yè)的知識要求非常強調(diào)電學方面的基礎知識，特別是集成電路和集成電子系統(tǒng)方面的知識，光學方面的知識只是作為輔助。

2012年之后的標準 2012年之后的全國工程教育認證標準指出，電子科學與技術(shù)專業(yè)包括電動力學、固體物理、微波與光導波技術(shù)、激光原理與技術(shù)等知識領域的核心內(nèi)容。2012年之后的全國工程教育認證標準對于電子科學與技術(shù)專業(yè)的知識要求較以前有了大幅度的簡化，同時也可以看出，電子科學與技術(shù)專業(yè)的標準更多地強調(diào)了光學方面的知識，而減少了電學方面的知識要求，對于集成電路方面的知識沒有做具體要求，只是提出各高?？梢愿鶕?jù)自己的特長設置特色課程。這個標準似乎更適合光電子科學與技術(shù)這樣的本科專業(yè)，當然目前國內(nèi)并沒有光電子科學與技術(shù)這樣的本科專業(yè)，卻有光信息科學與技術(shù)和光電信息科學與工程這樣的本科專業(yè)，也就是說此要求跟光學專業(yè)的要求是比較接近且有所交叉重疊的。

2 國內(nèi)高校本科專業(yè)課程設置

《電子科學與技術(shù)分教指委本科指導性專業(yè)規(guī)范》指出，電子科學與技術(shù)專業(yè)涵蓋的學科范圍廣闊，以數(shù)學和近代物理為基礎，研究電磁波、荷電粒子及中性粒子的產(chǎn)生、運動、變換及其不同媒質(zhì)相互作用的現(xiàn)象、效應、機理和規(guī)律，并在此基礎上研究制造電子、光電子各種材料及元器件，以及集成電路、集成電子系統(tǒng)和光電子系統(tǒng)，并研究開發(fā)相應的設計、制造技術(shù)。

清華大學的電子科學與技術(shù)本科專業(yè)課程設置與2012年之后的全國工程教育認證標準更為接近，在對電學方面的基礎知識進行要求的同時更加強調(diào)了光學方面的基礎知識，而復旦、同濟、上海交大、浙江大學、東南大學等眾多高校的電子科學與技術(shù)本科專業(yè)更多地強調(diào)了集成電路、集成電子系統(tǒng)方面的知識，多數(shù)都把集成電路方面的知識作為必修的考試科目專業(yè)知識。

3 學科知識體系的對應關(guān)系

《授予博士、碩士學位和培養(yǎng)研究生的學科、專業(yè)目錄》中指出，工科類一級學科電子科學與技術(shù)，涵蓋了物理電子學、電路與系統(tǒng)、微電子與固體電子學、電磁場與微波技術(shù)等4個二級學科。電子科學與技術(shù)本科專業(yè)應該涵蓋一級學科所屬各二級學科物理電子學、電路與系統(tǒng)、微電子與固體電子學、電磁場與微波技術(shù)等方面的基礎知識，也就是說本科專業(yè)應該涵蓋固體物理或半導體物理、半導體器件、集成電路、電磁場等方面的基礎知識是比較合理的，這樣既有利于本科學生將來在本學科領域的繼續(xù)深造學習，也有利于適應社會需要而就業(yè)。

4 結(jié)束語

綜上所述，集成電路設計這樣的課程應該作為電子科學與技術(shù)專業(yè)核心課程進行設置，有條件的高校還可以分別設置模擬集成電路設計和數(shù)字集成電路設計這樣的課程作為專業(yè)核心課程。這樣既能滿足本科指導性專業(yè)規(guī)范的要求，也能滿足為后續(xù)碩士博士研究生階段的繼續(xù)深造打下基礎，還能適應國家大力發(fā)展集成電路設計與制造產(chǎn)業(yè)的要求。這樣就需要中國工程教育認證協(xié)會對全國工程教育認證的電子科學與技術(shù)專業(yè)標準做出修改，不再過多強調(diào)光學方面的基礎知識，而是更多地要求集成電路與集成電子系統(tǒng)方面的知識，這樣能引導國內(nèi)各高?；貧w到加強電學方面的知識教育的道路上來。

在我國大力支持集成電路設計產(chǎn)業(yè)發(fā)展的大環(huán)境下，本文對于將集成電路設計設置為電子科學與技術(shù)專業(yè)核心課程，來完善電子科學與技術(shù)專業(yè)課程體系設置進行了探討。本文探討的內(nèi)容希望能夠為全國工程教育認證電子科學與技術(shù)專業(yè)標準的設定提供參考，也可以為兄弟院校相關(guān)專業(yè)的課程設置提供借鑒。

參考文獻

[1]中國工程教育認證協(xié)會.工程教育專業(yè)認證標準（試行）[S].2011.

[2]中國工程教育認證協(xié)會.工程教育認證標準[S].2012.

篇4

【關(guān)鍵詞】集成電路版圖；教學方法；改革

集成電路版圖設計是集成電路設計的最終結(jié)果，版圖質(zhì)量的優(yōu)劣直接關(guān)系到整個芯片的性能和經(jīng)濟性，因此，如何培養(yǎng)學生學好集成電路版圖設計技術(shù)，具備成為合格的版圖設計工程師的基本潛質(zhì)，是擺在微電子專業(yè)老師面前的一個普遍難題。如何破解這個難題，我們做了以下探索。

一、突出實踐，理論配合

傳統(tǒng)的《集成電路版圖設計》課程采取理論教育優(yōu)先，學生對于版圖的基本理論和設計規(guī)則非常熟悉，但動手實踐能力缺乏培養(yǎng)，往往在學生畢業(yè)后進入集成電路設計企業(yè)還需二次培訓版圖設計能力，造成了嚴重的人力資源浪費。這是由于沒有清晰的認識《集成電路版圖設計》課程的性質(zhì)，造成對它的講授還是采取傳統(tǒng)教學方式：老師講，學生聽，偏重理論，缺乏實踐，影響到學生在工作中面臨實際設計電路能力的發(fā)揮?！都呻娐钒鎴D設計》是一門承接系統(tǒng)、電路、工藝、EDA技術(shù)的綜合性課程，如果按照傳統(tǒng)方式授課，課程的綜合性和實踐性無法得到體現(xiàn)，違背了課程應有的自身規(guī)律，教學效果和實用意義不能滿足工業(yè)界的要求。我們在重新思考課程的本質(zhì)特點后，采取了實踐先行，理論配合的教學方法，具體如下：集成電路版圖是根據(jù)邏輯與電路功能和性能要求，以及工藝水平要求來設計光刻用的掩膜圖形，實現(xiàn)芯片設計的最終輸出。版圖是一組相互套合的圖形，各層版圖相應于不同的工藝步驟，每一層版圖使用不同的圖案來表示。我們首先講授版圖設計工具EDA軟件的使用，讓學生掌握EDA軟件的每一個主要功能，從圖形的選擇、材料的配置，讓學生從感性角度認識實際的版圖設計是如何開展的，每一個步驟是如何使用軟件完成的，整體芯片版圖設計的流程有哪些規(guī)定，學生此時設計的版圖可能不是很精確和完美，但學生對于什么是版圖和如何設計版圖有了初步的感性認識，建立起版圖設計的基本概念，對于后續(xù)的學習奠定了牢實的實踐基礎，此時再去講授版圖設計理論知識，學生更能理解深層的工藝知識和半導體理論，真正做到了知行合一，實踐先行的教育理念，對學生能力的培養(yǎng)大有裨益。

二、注重細節(jié)，加強引導

傳統(tǒng)方式講授《集成電路版圖設計》理論占大部分時間，學生知道二極管、晶體管、場效應管、電阻、電容等基本元器件的工作原理和構(gòu)成要素，但是在版圖設計中，這些元器件為什么要這樣設計，其實內(nèi)心中充滿著疑惑和不解。針對學生的疑惑，我們從工藝細節(jié)入手來解決這個問題。作為集成電路版圖設計者，首先要熟悉工藝條件和期間物理，才能確定晶體管的具體尺寸、連線的寬度、間距、各次掩膜套刻精度等。版圖設計的規(guī)則也是由工藝來確定的，掌握了工藝也就掌握了版圖設計的鑰匙。我們將通用工藝文件的每一條規(guī)則向?qū)W生講解，通用元器件的規(guī)則整理出它們的共性，最小寬度、長度、間距的尺寸提醒學生要記憶，不同芯片生產(chǎn)廠的工藝對比學習和研究，學生在這一系列規(guī)則的學習過程中，慢慢理解熟悉了工藝規(guī)則文件的組織構(gòu)成及學習要點，能夠舉一反三的在不同工藝規(guī)則下，設計同一種元器件的版圖，即使電路元器件的數(shù)量巨大，電路拓撲關(guān)系復雜，在老師耐心的講解下，學生也能夠依據(jù)工藝規(guī)則設計出符合要求的版圖，這都是在理解了工藝規(guī)則細節(jié)的基礎上完成的。所以，關(guān)注細節(jié)，加強引導，是提高學生學習效果的一個重要方法。

三、完善考核機制，爭取比賽練兵

學生成績的提高，合理完善的考核機制不可或缺。以往《集成電路版圖設計》課程的考核主要是理論知識作業(yè)和課程報告，學生的學習效果和實際動手能力沒有得到考核，造成不能全面評價學生的學習成績。我們采取項目形式，全方位考核學生的學習效果。根據(jù)知識點，將通用模擬電路分成五大類，每個大類提取出經(jīng)典的電路10種，使用主流芯片加工廠的生產(chǎn)工藝，由經(jīng)驗豐富的老師把它們的版圖全部設計出來，作為庫單元放在服務器中供學生參考。在學生充分理解庫單元實例的基礎上，將以往設計的一些實用電路布置給學生，要求在規(guī)定的時間內(nèi)，設計出合格的版圖，以此作為最終的考核結(jié)果。學生在學習課程期間，可以接觸到不同工藝、不同結(jié)構(gòu)的多種類電路，而且必須在規(guī)定的時間內(nèi)設計出版圖，這極大的促進了他們學習的積極性和時間觀念。學生在設計版圖的過程中，會遇到多種問題，他們會采取問老師答疑，和同學討論的多種方式解決，不僅能督促他們平時上課認真聽講，而且對遇到的問題也能多角度思考，最重要的是他們親自動手設計版圖，將工藝、電路、器件綜合考慮，在約定的時間內(nèi)能力得到極大提高。老師根據(jù)學生上傳至服務器中設計的不同項目版圖打分，而且將每個項目的得分出具詳細的報告，對學生的成績進行點評。學生通過查閱報告，能夠知道課程學習的缺點和得分項，為下一次提高設計成績是一個很好的參考。除了日常學習設計版圖項目，學生可以爭取參加微電子專業(yè)的一些比賽，通過比賽體會一些具有挑戰(zhàn)性的版圖設計項目，來提高學生在實際場景下如何發(fā)揮設計能力和項目組織能力，為他們未來進入職場從事版圖設計工作奠定堅實的專業(yè)能力和實際解決問題能力。

四、總結(jié)

《集成電路版圖設計》課程是一門兼具理論基礎和實踐鍛煉想結(jié)合的課程，對它的講授不僅需要扎實的理論基礎，還需合理的實踐環(huán)節(jié)配合，才能取得良好的教學效果。

參考文獻

[1]Christopher Saint/Judy Saint.集成電路版圖基礎-實用指南[M].北京:清華大學出版社,2006(10).

[2]蔡懿慈.超大規(guī)模集成電路設計導論[M].北京:清華大學出版社,2005(10.

[3]編委會.最新高等院校實驗室建設與管理及教學指導手冊[M].北京:中國教育出版社,2006(11).

基金項目：北方工業(yè)大學教育教學改革和課程建設基金。

篇5

――首鋼NEC參觀感受

2007年7月4日，今天早上九點我們微電子04級全體同學在首鋼NEC門口集合，在姜老師和鞠老師的帶領下跟隨首鋼NEC工作人員開始了我們的參觀實習。雖然天氣炎熱，但是同學們秩序井然，而且大家參觀的熱情高漲，充滿了興奮與好奇。

在工作人員的陪同下，我們來到了首鋼NEC的小禮堂，進行了簡單的歡迎儀式后，由工作人員向我們講解了集成電路半導體材料、半導體集成電路制造工藝、集成電路設計、集成電路技術(shù)與應用前景和首鋼NEC有限公司概況，其中先后具體介紹了器件的發(fā)展史、集成電路的發(fā)展史、半導體行業(yè)的特點、工藝流程、設計流程，以及SGNEC的定位與相關(guān)生產(chǎn)規(guī)模等情況。

IC產(chǎn)業(yè)是基礎產(chǎn)業(yè)，是其他高技術(shù)產(chǎn)業(yè)的基礎，具有核心的作用，而且應用廣泛，同時它也是高投入、高風險，高產(chǎn)出、規(guī)?；?，具有戰(zhàn)略性地位的高科技產(chǎn)業(yè)，越來越重視高度分工與共贏協(xié)作的精神。近些年來，IC產(chǎn)業(yè)遵從摩爾定律高速發(fā)展，越來越多的國家都在鼓勵和扶持集成電路產(chǎn)業(yè)的發(fā)展，在這種背景下，首鋼總公司和NEC電子株式會社于1991年12月31日合資興建了首鋼日電電子有限公司（SGNEC），從事大規(guī)模和超大規(guī)模集成電路的設計、開發(fā)、生產(chǎn)、銷售的半導體企業(yè)，致力于半導體集成電路制造（包括完整的生產(chǎn)線――晶圓制造和IC封裝）和銷售的生產(chǎn)廠商，是首鋼新技術(shù)產(chǎn)業(yè)的支柱產(chǎn)業(yè)。公司總投資580.5億日元，注冊資金207.5億日元，首鋼總公司和NEC電子株式會社分別擁有49.7％和50.3％的股份。目前，SGNEC的擴散生產(chǎn)線工藝技術(shù)水平是6英寸、0.35um，生產(chǎn)能力為月投135000片，組裝線生產(chǎn)能力為年產(chǎn)8000萬塊集成電路，其主要產(chǎn)品有線性電路、遙控電路、微處理器、顯示驅(qū)動電路、通用LIC等，廣泛應用于計算機、程控和家電等相關(guān)領域，同時可接受客戶的Foundry產(chǎn)品委托加工業(yè)務。公司以“協(xié)力·敬業(yè)·創(chuàng)新·領先，振興中國集成電路產(chǎn)業(yè)”為宗旨，以一貫生產(chǎn)、服務客戶為特色，是我國集成電路產(chǎn)業(yè)中生產(chǎn)體系最完整、技術(shù)水平最先進、生產(chǎn)規(guī)模最大的企業(yè)之一，也是我國半導體產(chǎn)業(yè)的標志性企業(yè)之一。

通過工作人員的詳細講解，我們一方面回顧了集成電路相關(guān)的基礎理論知識，同時也對首鋼日電的生產(chǎn)規(guī)模、企業(yè)文化有了一個全面而深入的了解和認識。隨后我們在工作人員的陪同下第一次親身參觀了SGNEC的后序工藝生產(chǎn)車間，以往只是在上課期間通過視頻觀看了集成電路的生產(chǎn)過程，這次的實踐參觀使我們心中的興奮溢于言表。

由于IC的集成度和性能的要求越來越高，生產(chǎn)工藝對生產(chǎn)環(huán)境的要求也越來越高，大規(guī)模和超大規(guī)模集成電路生產(chǎn)中的前后各道工序?qū)ιa(chǎn)環(huán)境要求更加苛刻，其溫度、濕度、空氣潔凈度、氣壓、靜電防護各種情況均有嚴格的控制。

為了減少塵土顆粒被帶入車間，在正式踏入后序工藝生產(chǎn)車間前，我們都穿上了專門的鞋套膠袋。透過走道窗戶首先映入眼簾的是干凈的廠房和身著“兔子服”的工人，在密閉的工作間，大多數(shù)IC后序工藝的生產(chǎn)都是靠機械手完成，工作人員只是起到輔助操作和監(jiān)控的作用。每間工作間門口都有嚴格的凈化和除靜電設施，防止把污染源帶入生產(chǎn)線，以及靜電對器件的瞬間擊穿，保證產(chǎn)品的質(zhì)量、性能，提高器件產(chǎn)品成品率。接著，我們看到了封裝生產(chǎn)線，主要是樹脂材料的封裝。環(huán)氧樹脂的包裹，一方面起到防塵、防潮、防光線直射的作用，另一方面使芯片抗機械碰撞能力增強，同時封裝把內(nèi)部引線引出到外部管腳，便于連接和應用。

在SGNEC后序工藝生產(chǎn)車間，給我印象最深的是一張引人注目的的海報“一目了然”，通過向工作人員的詢問，我們才明白其中的奧秘：在集成電路版圖的設計中，最忌諱的是“一目了然”版圖的出現(xiàn)，一方面是為了保護自己產(chǎn)品的專利不被模仿和抄襲；另一方面，由于集成電路是高新技術(shù)產(chǎn)業(yè)，毫無意義的模仿和抄襲只會限制集成電路的發(fā)展，只有以創(chuàng)新的理念融入到研發(fā)的產(chǎn)品中，才能促進集成電路快速健康發(fā)展。

在整個參觀過程中，我們都能看到整潔干凈的車間、纖塵不染的設備、認真負責的工人，自始至終都能感受到企業(yè)的特色文化，細致嚴謹?shù)墓ぷ鳉夥铡⒁唤z不茍的工作態(tài)度、科學認真的工作作風。不可否認，我們大家都應該向他們學習，用他們的工作的態(tài)度與作風于我們專業(yè)基礎知識的學習中，使我們能夠適應目前集成電路人才的需求。

這次參觀，由于集成電路生產(chǎn)自身的限制，我們只能通過遠距離的參觀，不能進一步向技術(shù)工人請教和學習而感到遺憾，總的來說，這次活動十分圓滿。

篇6

關(guān)鍵詞：嵌入式系統(tǒng) 設計 單片系統(tǒng)(SOC) 硬件描述語言(HDL) IP內(nèi)核

一、嵌入式系統(tǒng)設計方法變化的背景

嵌入式系統(tǒng)設計方法的演化總的來說是因為應用需求的牽引和IT技術(shù)的推動。

1.隨著微電子技術(shù)的不斷創(chuàng)新和發(fā)展，大規(guī)模集成電路的集成度和工藝水平不斷提高。硅材料與人類智慧的結(jié)合，生產(chǎn)出大批量的低成本、高可靠性和高精度的微電子結(jié)構(gòu)模塊，推動了一個全新的技術(shù)領域和產(chǎn)業(yè)的發(fā)展。在此基礎上發(fā)展起來的器件可編程思想和微處理（器）技術(shù)可以用軟件來改變和實現(xiàn)硬件的功能。微處理器和各種可編程大規(guī)模集成專用電路、半定制器件的大量應用，開創(chuàng)了一個嶄新的應用世界，以至廣泛影響著并在逐步改變著人類的生產(chǎn)、生活和學習等社會活動。

2.計算機硬件平臺性能的大幅度提高，使很多復雜算法和方便使用的界面得以實現(xiàn)，大大提高了工作效率，給復雜嵌入式系統(tǒng)輔助設計提供了物理基礎。

3.高性能的EDA綜合開發(fā)工具（平臺）得到長足發(fā)展，而且其自動化和智能化程度不斷提高，為復雜的嵌入式系統(tǒng)設計提供了不同用途和不同級別集編輯、布局、布線、編譯、綜合、模擬、測試、驗證和器件編程等一體化的易于學習和方便使用的開發(fā)集成環(huán)境。

4.硬件描述語言HDL(Hardware Des cription Language)的發(fā)展為復雜電子系統(tǒng)設計提供了建立各種硬件模型的工作媒介。它的描述能力和抽象能力強，給硬件電路，特別是半定制大規(guī)模集成電路設計帶來了重大的變革。目前，用得較多的有已成為IEEE為 STD1076標準的VHDL、IEEE STD 1364標準的Verilog HDL和Altera公司企業(yè)標準的AHDL等。

由于HDL的發(fā)展和標準化，世界上出現(xiàn)了一批利用HDL進行各種集成電路功能模塊專業(yè)設計的公司。其任務是按常用或?qū)Ｓ霉δ?，用HDL來描述集成電路的功能和結(jié)構(gòu)，并經(jīng)過不同級別的驗證形成不同級別的IP內(nèi)核模塊，供芯片設計人員裝配或集成選用。

IP（Intellectual Property）內(nèi)核模塊是一種預先設計好的甚至已經(jīng)過驗證的具有某種確定功能的集成電路、器件或部件。它有幾種不同形式。IP內(nèi)核模塊有行為（behavior）、結(jié)構(gòu)（structure）和物理（physical）3級不同程度的設計，對應有主要描述功能行為的“軟IP內(nèi)核(soft IP core)”、完成結(jié)構(gòu)描述的“固IP內(nèi)核(firm IP core)”和基于物理描述并經(jīng)過工藝驗證的“硬IP內(nèi)核(hard IP core)”3個層次。這相當于集成電路（器件或部件）的毛坯、半成品和成品的設計技術(shù)。

軟IP內(nèi)核通常是用某種HDL文本提交用戶，它已經(jīng)過行為級設計優(yōu)化和功能驗證，但其中不含有任何具體的物理信息。據(jù)此，用戶可以綜合出正確的門電路級網(wǎng)表，并可以進行后續(xù)結(jié)構(gòu)設計，具有最大的靈活性，可以很容易地借助于EDA綜合工具與其他外部邏輯電路結(jié)合成一體，根據(jù)各種不同的半導體工藝，設計成具有不同性能的器件。可以商品化的軟IP內(nèi)核一般電路結(jié)構(gòu)總門數(shù)都在5000門以上。但是，如果后續(xù)設計不當，有可能導致整個結(jié)果失敗。軟IP內(nèi)核又稱作虛擬器件。

硬IP內(nèi)核是基于某種半導體工藝的物理設計，已有固定的拓撲布局和具體工藝，并已經(jīng)過工藝驗證，具有可保證的性能。其提供給用戶的形式是電路物理結(jié)構(gòu)掩模版圖和全套工藝文件，是可以拿來就用的全套技術(shù)。

固IP內(nèi)核的設計深度則是介于軟IP內(nèi)核和硬IP內(nèi)核之間，除了完成硬IP內(nèi)核所有的設計外，還完成了門電路級綜合和時序仿真等設計環(huán)節(jié)。一般以門電路級網(wǎng)表形式提交用戶使用。

TI，Philips和Atmel等廠商就是通過Intel授權(quán)，用其MCS51的IP內(nèi)核模塊結(jié)合自己的特長開發(fā)出有個性的與Intel MCS51兼容的單片機。

常用的IP內(nèi)核模塊有各種不同的CPU(32/64位CISC/RISC結(jié)構(gòu)的CPU或8/16位微控制器/單片機，如8051等)、32/64位DSP（如320C30）、DRAM、SRAM、EEPROM、Flashmemory、A/D、D/A、MPEG/JPEG、USB、PCI、標準接口、網(wǎng)絡單元、編譯器、編碼/解碼器和模擬器件模塊等。豐富的IP內(nèi)核模塊庫為快速地設計專用集成電路和單片系統(tǒng)以及盡快占領市場提供了基本保證。

5.軟件技術(shù)的進步，特別是嵌入式實時操作系統(tǒng)EOS(Embedded Operation System）的推出，為開發(fā)復雜嵌入式系統(tǒng)應用軟件提供了底層支持和高效率開發(fā)平臺。EOS是一種功能強大、應用廣泛的實時多任務系統(tǒng)軟件。它一般都具有操作系統(tǒng)所具有的各種系統(tǒng)資源管理功能，用戶可以通過應用程序接口API調(diào)用函數(shù)形式來實現(xiàn)各種資源管理。用戶程序可以在EOS的基礎上開發(fā)并運行。它與通用系統(tǒng)機中的OS相比，主要有系統(tǒng)內(nèi)核短小精悍、開銷小、實時性強和可靠性高等特點。完善的EOS還提供各種設備的驅(qū)動程序。為了適應網(wǎng)絡應用和Internet應用。還可以提供TCP/IP協(xié)議支持。目前流行的EOS有3Com公司的Palm OS、Microsoft公司的Windows CE和Windows NT Embedded4.0、日本東京大學的Tron和各種開放源代碼的嵌入式Linux以及國內(nèi)開發(fā)成功的凱思集團的Hopen OS和浙江大學的HBOS。

轉(zhuǎn)貼于 二、嵌入式系統(tǒng)設計方法的變化

過去擅長于軟件設計的編程人員一般對硬件電路設計“敬而遠之”，硬件設計和軟件設計被認為是性質(zhì)完全不同的技術(shù)。

隨著電子信息技術(shù)的發(fā)展，電子工程出身的設計人員，往往還逐步涉足軟件編程。其主要形式是通過微控制器（國內(nèi)習慣稱作單片機）的應用，學會相應的匯編語言編程。在設計規(guī)模更大的集散控制系統(tǒng)時，必然要用到已普及的PC機，以其為上端機，從而進一步學習使用Quick BASIC，C，C++，VC和VB等高級語言編程作系統(tǒng)程序，設計系統(tǒng)界面，通過與單片機控制的前端機進行多機通信構(gòu)成集中分布控制系統(tǒng)。

軟件編程出身的設計人員則很少有興趣去學習應用電路設計。但是，隨著計算機技術(shù)的飛速發(fā)展，特別是硬件描述語言HDL的發(fā)明，系統(tǒng)硬件設計方法發(fā)生了變化，數(shù)字系統(tǒng)的硬件組成及其行為完全可以用HDL來描述和仿真。在這種情況下，設計硬件電路不再是硬件設計工程師的專利，擅長軟件編程的設計人員可以借助于HDL工具來描述硬件電路的行為、功能、結(jié)構(gòu)、數(shù)據(jù)流、信號連接關(guān)系和定時關(guān)系，設計出滿足各種要求的硬件系統(tǒng)。

EDA工具允許有兩種設計輸入工具，分別適應硬件電路設計人員和軟件編程人員兩種不同背景的需要。讓具有硬件背景的設計人員用已習慣的原理圖輸入方式，而讓具有軟件背景的設計人員用硬件描述語言輸入方式。由于用HDL描述進行輸入，因而與系統(tǒng)行為描述更接近，且更便于綜合、時域傳遞和修改，還能建立獨立于工藝的設計文件，所以，擅長軟件編程的人一旦掌握了HDL和一些必要的硬件知識，往往可以比習慣于傳統(tǒng)設計的工程師設計出更好的硬件電路和系統(tǒng)。所以，習慣于傳統(tǒng)設計的工程師應該學會用HDL來描述和編程。

三、嵌入式系統(tǒng)設計的3個層次

嵌入式系統(tǒng)設計有3個不同層次。

1.第1層次：以PCB CAD軟件和ICE為主要工具的設計方法。

這是過去直至現(xiàn)在我國單片機應用系統(tǒng)設計人員一直沿用的方法，其步驟是先抽象后具體。

抽象設計主要是根據(jù)嵌入式應用系統(tǒng)要實現(xiàn)的功能要求，對系統(tǒng)功能細化，分成若干功能模塊，畫出系統(tǒng)功能框圖，再對功能模塊進行硬件和軟件功能實現(xiàn)的分配。

具體設計包括硬件設計和軟件設計。硬件設計主要是根據(jù)性能參數(shù)要求對各功能模塊所需要使用的元器件進行選擇和組合，其選擇的基本原則就是市場上可以購買到的性價比最高的通用元器件。必要時，須分別對各個沒有把握的部分進行搭試、功能檢驗和性能測試，從模塊到系統(tǒng)找到相對優(yōu)化的方案，畫出電路原理圖。硬件設計的關(guān)鍵一步就是利用印制板(PCB)計算機輔助設計(CAD)軟件對系統(tǒng)的元器件進行布局和布線，接著是印制板加工、裝配和硬件調(diào)試。

工作量最大的部分是軟件設計。軟件設計貫穿整個系統(tǒng)的設計過程，主要包括任務分析、資源分配、模塊劃分、流程設計和細化、編碼調(diào)試等。軟件設計的工作量主要集中在程序調(diào)試，所以軟件調(diào)試工具就是關(guān)鍵。最常用和最有效的工具是在線仿真器(ICE)。

2.第2層次：以EDA工具軟件和EOS為開發(fā)平臺的設計方法。

隨著微電子工藝技術(shù)的發(fā)展，各種通用的可編程半定制邏輯器件應運而生。在硬件設計時，設計師可以利用這些半定制器件，逐步把原先要通過印制板線路互連的若干標準邏輯器件自制成專用集成電路(ASIC)使用，這樣，就把印制板布局和布線的復雜性轉(zhuǎn)換成半定制器件內(nèi)配置的復雜性。然而，半定制器件的設計并不需要設計人員有半導體工藝和片內(nèi)集成電路布局和布線的知識和經(jīng)驗。隨著半定制器件的規(guī)模越來越大，可集成的器件越來越多，使印制板上互連器件的線路、裝配和調(diào)試費用越來越少，不僅大大減少了印制板的面積和接插件的數(shù)量，降低了系統(tǒng)綜合成本，增加了可編程應用的靈活性，更重要的是降低了系統(tǒng)功耗，提高了系統(tǒng)工作速度，大大提高了系統(tǒng)的可靠性和安全性。

這樣，硬件設計人員從過去選擇和使用標準通用集成電路器件，逐步轉(zhuǎn)向自己設計和制作部分專用的集成電路器件，而這些技術(shù)是由各種EDA工具軟件提供支持的。

半定制邏輯器件經(jīng)歷了可編程邏輯陣列PLA、可編程陣列邏輯PAL、通用陣列邏輯GAL、復雜可編程邏輯器件CPLD和現(xiàn)場可編程門陣列FPGA的發(fā)展過程。其趨勢是集成度和速度不斷提高，功能不斷增強，結(jié)構(gòu)趨于更合理，使用變得更靈活和方便。

設計人員可以利用各種EDA工具和標準的CPLD和FPGA等，設計和自制用戶專用的大規(guī)模集成電路。然后再通過自下而上的設計方法，把用半定制器件設計自制的集成電路、可編程外圍器件、所選擇的ASIC與嵌入式微處理器或微控制器在印制板上布局、布線構(gòu)成系統(tǒng)。

3.第3層次：以IP內(nèi)核庫為設計基礎，用軟硬件協(xié)同設計技術(shù)的設計方法。

20世紀90年代后，進一步開始了從“集成電路”級設計不斷轉(zhuǎn)向“集成系統(tǒng)”級設計。目前已進入單片系統(tǒng)SOC（System on a chip）設計階段，并開始進入實用階段。這種設計方法不是把系統(tǒng)所需要用到的所有集成電路簡單地二次集成到1個芯片上，如果這樣實現(xiàn)單片系統(tǒng)，是不可能達到單片系統(tǒng)所要求的高密度、高速度、高性能、小體積、低電壓、低功耗等指標的，特別是低功耗要求。單片系統(tǒng)設計要從整個系統(tǒng)性能要求出發(fā)，把微處理器、模型算法、芯片結(jié)構(gòu)、外圍器件各層次電路直至器件的設計緊密結(jié)合起來，并通過建立在全新理念上的系統(tǒng)軟件和硬件的協(xié)同設計，在單個芯片上完成整個系統(tǒng)的功能。有時也可能把系統(tǒng)做在幾個芯片上。因為，實際上并不是所有的系統(tǒng)都能在一個芯片上實現(xiàn)的；還可能因為實現(xiàn)某種單片系統(tǒng)的工藝成本太高，以至于失去商業(yè)價值。目前，進入實用的單片系統(tǒng)還屬簡單的單片系統(tǒng)，如智能IC卡等。但幾個著名的半導體廠商正在緊鑼密鼓地研制和開發(fā)像單片PC這樣的復雜單片系統(tǒng)。

單片系統(tǒng)的設計如果從零開始，這既不現(xiàn)實也無必要。因為除了設計不成熟、未經(jīng)過時間考驗，其系統(tǒng)性能和質(zhì)量得不到保證外，還會因為設計周期太長而失去商業(yè)價值。

為了加快單片系統(tǒng)設計周期和提高系統(tǒng)的可靠性，目前最有效的一個途徑就是通過授權(quán)，使用成熟優(yōu)化的IP內(nèi)核模塊來進行設計集成和二次開發(fā)，利用膠粘邏輯技術(shù)GLT（Glue Logic Technology），把這些IP內(nèi)核模塊嵌入到SOC中。IP內(nèi)核模塊是單片系統(tǒng)設計的基礎，究竟購買哪一級IP內(nèi)核模塊，要根據(jù)現(xiàn)有基礎、時間、資金和其他條件權(quán)衡確定。購買硬IP內(nèi)核模塊風險最小，但付出最大，這是必然的。但總的來說，通過購買IP內(nèi)核模塊不僅可以降低開發(fā)風險，還能節(jié)省開發(fā)費用，因為一般購買IP內(nèi)核模塊的費用要低于自己單獨設計和驗證的費用。當然，并不是所需要的IP內(nèi)核模塊都可以從市場上買得到。為了壟斷市場，有一些公司開發(fā)出來的關(guān)鍵IP內(nèi)核模塊（至少暫時）是不愿意授權(quán)轉(zhuǎn)讓使用的。像這樣的IP內(nèi)核模塊就不得不自己組織力量來開發(fā)。

這3個層次各有各的應用范圍。從應用開發(fā)角度看，在相當長的一段時間內(nèi)，都是采用前2種方法。第3層次設計方法對一般具體應用人員來說，只能用來設計簡單的單片系統(tǒng)。而復雜的單片系統(tǒng)則是某些大的半導體廠商才能設計和實現(xiàn)的，并且用這種方法實現(xiàn)的單片系統(tǒng)，只可能是那些廣泛使用、具有一定規(guī)模的應用系統(tǒng)才值得投入研制。還有些應用系統(tǒng)，因為技術(shù)問題或商業(yè)價值問題并不適宜用單片實現(xiàn)。當它們以商品形式推出相應單片系統(tǒng)后，應用人員只要會選用即可。所以，3個層次的設計方法會并存，并不會簡單地用后者取代前者。 初級應用設計人員會以第1種方法為主；富有經(jīng)驗的設計人員會以第2種方法為主；很專業(yè)的設計人員會用第3種方法進行簡單單片系統(tǒng)的設計和應用。但所有的設計人員都可以應用半導體大廠商推出的用第3種方法設計的專用單片系統(tǒng)。

結(jié)束語

篇7

關(guān)鍵詞：數(shù)字集成電路；設計；核心工藝

隨著微電子技術(shù)的發(fā)展，數(shù)字集成電路獲得了越來越廣泛的應用。深入了解數(shù)字集成電路特性，正確分析數(shù)字集成電路在實驗中出現(xiàn)的種種異常現(xiàn)象，對于提高數(shù)字電子技術(shù)使用效果、加深使用者對數(shù)字電路理論的理解有著十分重要的作用。而實現(xiàn)上述目的的最關(guān)鍵部分在于對數(shù)字集成電路的設計相關(guān)內(nèi)容有著較為清晰的理解，本文正是在這種背景下，探討了數(shù)字集成電路的不同設計方法以及所采用的核心工藝，以求為理論界與實踐界更好的認識數(shù)字集成電路提供必要的借鑒與參考。

一、數(shù)字集成電路理論概述

數(shù)的表達是多種多樣的，如二進位、八進制、十進位、十六進位等。電腦中數(shù)字處理是二進位，所以一切資料都要先轉(zhuǎn)化為“0”和“1”的組合。在教學中要對學生強調(diào)這里的“0”和“1”不是傳統(tǒng)數(shù)學中的數(shù)字，而是兩種對立的狀態(tài)的表達。數(shù)字集成電路是傳輸“0”和“1”（開和關(guān)）兩種狀態(tài)的門電路，可把來自一個輸入端的信息分配給幾個輸出端，或把幾個輸入端傳來的信息加以處理再傳送出去，這個過程叫做邏輯運算處理，所以又叫邏輯集成電路。在數(shù)字集成電路中電晶體大多是工作在特性曲線的飽和狀態(tài)和截止狀態(tài)（邏輯的“0”和“1”）。數(shù)字集成電路又包括著如下三種電路：門電路，是作為不包含時間順序的組合電路；觸發(fā)器電路，其能存儲任意的時間和信息，故在構(gòu)成包含時間關(guān)系的順序電路時必不可少，這種電路叫做時序邏輯電路，例如寄存器、管理器等。觸發(fā)器電路是基本時序單元電路；半導體記憶體電路，它可以存取二進位數(shù)字字信息，記憶體的作用是用來記住電子電腦運算過程中所需要的一切原始資料、運算的指令程式以及中間的結(jié)果，根據(jù)機器運算的需要還能快速地提供出所需的資料和資料。在上課時，發(fā)現(xiàn)學生易將組合邏輯電路、時序邏輯電路混淆，所以教學中要反復強調(diào)兩者的的特點，進行對比，使學生能正確區(qū)分兩種電路。

二、數(shù)字集成電路的設計

第一，MOS場效應電晶體的設計。常用的是N溝MOS管，它是由兩個相距很近、濃度很高的N十P結(jié)引線后做成的，分別叫做源極“S”和漏極“D”。在源極“S”和漏極“D”之間的矽片表面生長一薄層二氧化矽（SiO2），在SiO2上復蓋生長一層金屬鋁叫柵極“G”（實際上“G”極是個MOS二極體）。NMOS集成電路是用得很多的一個品種。要注意一點是多晶矽柵代替了鋁柵，可以達到自對淮（近乎垂直）摻雜，在柵下面的源、漏摻雜區(qū)具有極小橫向的摻雜效應，使源、柵漏交迭電容最小，可以提高電路的速度。

第二，CMOS集成電路互補場效應電晶體的設計。CMO是指在同一矽片上使用了P溝道和N溝道兩種MOS電路。這種反相器有其獨特之處，不論在哪種邏輯狀態(tài)，在VDD和地之間串聯(lián)的兩個管子中，總有一個處干非導通狀態(tài)，所以穩(wěn)態(tài)時的漏電流很小。只在開關(guān)過程中兩個管子都處于導通狀態(tài)時，才有顯著的電流流過這個反相器電路。因此，平均功耗很小，在毫微瓦數(shù)量級，這種電路叫做CMOS電路。含有CMOS電路的集成電路就叫做CMOS集成電路，它是VLSI設計中廣泛使用的基本單元。它占地面積很小、功耗又小，正是符合大規(guī)模集成電路的要求，因為當晶片的元件數(shù)增加時功耗成為主要的限制因素。CMOS集成電路成為低功耗、大規(guī)模中的一顆明星，它是VLSI設計中廣泛使用的基本單元，但它的設計和工藝難度也相應地提高了許多。CMOS集成電路在P型襯底上先形式一個以待形成PMOS管用的N型區(qū)域叫做“N井”，在“N井”內(nèi)制造PMOSFET的過程與前述的NMOS管相同，所以制造CMOS集成電路的工序基本上是制造NMOS集成電路的兩倍。另外還要解決麻煩的門鎖效應（Latch-up）。但它仍是高位數(shù)、高集成度、低功耗微處理器等晶片的首選方案。

第三，二極體的設計。集成電路中的二極體均由三極管的eb結(jié)或cb結(jié)構(gòu)成，前者的正向壓降低，幾乎沒有寄生效應，開關(guān)時間短；后者常在需要高擊穿電壓的場合中使用，技術(shù)上又不必單獨制做，只是在晶體管制成后布線時按電路功能要求短路某二個電極，從留用的P-N二邊引線出去和電路連接。課堂教學中，對二、三極管的特性及工作原理要做詳細的復習，以便學生理解。

第四，電阻設計。集成電路中的電阻是在制造電晶體基區(qū)層的同時，向外延層中進行擴散制成。阻值取決于雜質(zhì)濃度、基區(qū)的寬度和長度及擴散深度。當需要更大電容阻值時，采用溝道電阻；在需要更小電容阻值時，則采用發(fā)射區(qū)擴散時形成的N十區(qū)電阻。

這里電阻與學生之前學習的電阻進行比較，利于學生理解。

第五，電容設計。集成電路中的電容器有兩種，一種是P-N結(jié)電容，它是利用三極管eb結(jié)在反向偏壓下的結(jié)電容，電容量不是常數(shù)，它的大小與所加偏壓有關(guān)，且有極性；另一種是MOS電容，電容值是固定，與偏壓無關(guān)。一般用重摻的區(qū)域作為一個板極，中間的氧化物層作為介質(zhì)層，氧化物層的頂層金屬作為另一個板極。但是，集成電路設計中應盡量避免使用電容，數(shù)字電路一般都采用沒有電容的電路。

三、數(shù)字集成電路的核心工藝

首先是薄圓晶片的制備技術(shù)。分別在半導體專用切片機、磨片機、拋光機上加工出厚度約為400um、表面光亮如鏡、沒有傷痕、沒有缺陷的晶片。

其次是外延工藝技術(shù)。為了提高電晶體集電結(jié)的擊穿電壓，要求高電阻率材料。但為了提高電晶體工作速度，要求低電阻率材料，為此在低阻的襯底材料上外延生長一層高阻的單晶層，這叫做外延技術(shù)。

第三是隔離工藝技術(shù)。因為數(shù)字集成電路中各組件是做在同一半導體襯底片，各組件所處的電位也不同，要使做有源元件的小區(qū)域（電晶體）彼此相隔離開，這種實現(xiàn)彼此隔離的技術(shù)叫做隔離技術(shù)。正是由于它的出現(xiàn)，使分立元件發(fā)展到數(shù)字集成電路成為可能?，F(xiàn)在常用的有介質(zhì)隔離（將SiO2生長在需要隔離的部位）和P-N 結(jié)隔離兩種方法。P-N結(jié)隔離是在隔離部位形成兩個背對背的P-N結(jié)；外延結(jié)構(gòu)P-N結(jié)隔離是在P 型襯底表面的n型外延層上進行氧化、光刻、擴散等工藝，并將硼雜質(zhì)擴散到特定部分，直到擴穿外延層和P 型襯底相接。外加反向電壓使外延n型層成為一個個相互隔離的小島，然后再在這個n型外延小島區(qū)域上分別制造電晶體或其他元件。

最后是氧化工藝技術(shù)。半導體器件性能與半導體表面有很大關(guān)系，所以必須對器件表面采用有效保護措施。二氧化矽被選作為保護鈍化層，一來它易于選擇腐蝕掉；二來可以在擴散之后在同爐內(nèi)馬上通氧進行氧化；三來可以作為選擇摻雜的掩蔽物；再來它常被用來作導電層之間的絕緣層。當然用作鈍化的介質(zhì)還有氮化矽薄膜，這里不多介紹。各種薄膜不僅要執(zhí)行其本身的預定功能，也要和后續(xù)的全部工藝相相容。即鈍化薄膜要能承受所要求的化學處理及加熱處理，而其結(jié)構(gòu)還保持穩(wěn)定。從上面工藝流程可以看到，每一步光刻之前都有氧化工序，圖形加工只能在氧化層上進行。

設計是一項難度較大的工作，在設計中要考慮許多細節(jié)的東西，實踐與理論之間有一定的差距，對于我們技術(shù)學校的學生而言，可以讓他們做一些簡單的設計，自己動手搭建電路并做測試，在做中發(fā)現(xiàn)問題，解決問題，從而加深對知識的理解。

（作者單位：福建省第二高級技工學校）

參考文獻：

[1]桑紅石，張志，袁雅婧，陳鵬.數(shù)字集成電路物理設計階段的低功耗技術(shù)[J].微電子學與計算機，2011年第4期.

篇8

【關(guān)鍵詞】數(shù)字鐘；振蕩器；分頻器；CD4060；LM8560

引言

數(shù)字鐘是用數(shù)字電路技術(shù)實現(xiàn)時、分、秒計時的裝置，以顯示直觀、精確、制作方便而受到電子愛好者們的青睞。數(shù)字鐘電路系統(tǒng)由振蕩器、分頻器、時分秒計數(shù)器、LED顯示電路和定時報警電路部分組成，其設計與制作，有利于加強學生運用數(shù)字集成電路進行設計電路的能力，提高學生分析解決問題的能力。

1.基本組成及工作原理

該數(shù)字鐘主要由CD4060對晶振產(chǎn)生30720Hz的頻率進行分頻，為大規(guī)模集成電路LM8560提供60Hz的基準時鐘源。電源由220V市電經(jīng)變壓、整流、濾波后獲得，其電路框圖如圖1所示。

2.功能模塊設計

2.1 振蕩器和分頻器

振蕩器用來產(chǎn)生時間的基準信號，是數(shù)字鐘的核心，它的準確度直接關(guān)系到電子鐘的精度，因而一般選用石英晶體構(gòu)成振蕩器電路作為時基信號源，經(jīng)過分頻可得到一時間脈沖信號，從而保證了走時的精度。本電路使用了30720Hz晶體振蕩器，送到CD4060的9腳和11腳進行分頻，從CD4060的13（Q9）引腳輸出，其輸出振蕩頻率為：fQ9=f/29=30720/512=60Hz，送到LM8560的25腳作為輸入時間計數(shù)器的時基頻率，其電路如圖2所示。

另外，由于CD4060內(nèi)含振蕩器和一個14位的二進制異步計數(shù)器，所以其振蕩器的結(jié)構(gòu)也可以是RC電路，其振蕩器的振蕩頻率公式為：f=1/(2.2RC)，通過調(diào)整電路中R和C的參數(shù)也可得到30720Hz的振蕩頻率。計數(shù)器位均為主從觸發(fā)器，在CP1(和CP0)的下降沿計數(shù)器以二進制進行計數(shù)，當清零信號CR（12引腳）為高電平時，計數(shù)器全部置零且振蕩器使用無效，當CR為低電平時，允許計數(shù)并對振蕩器解除封鎖。同時，在其內(nèi)部還設有施密特整形電路。

在制作過程中我們選用了頻率為30720HZ的晶體振蕩器，產(chǎn)生信號送到CD4060進行分頻處理，CD4060的工作電壓通常為4.5V

-18V，如上圖2電路所示，電阻R2為1MΩ，電容C2使用20pF的瓷介電容。這樣，晶體振蕩器產(chǎn)生的信號經(jīng)過CD4060經(jīng)9分頻后從13（Q9）腳輸出60Hz的信號送到LM8560的25腳。

2.2 LM8560數(shù)字鐘集成電路

LM 8560是一種大規(guī)模50或60Hz的時基24小時專用數(shù)字鐘集成電路，內(nèi)含分頻器、校時器、12進制計數(shù)器、六十進制計數(shù)器、譯碼器、顯示驅(qū)動器等，可與雙陰極顯示屏組合制成數(shù)字鐘鐘控電路，其引腳功能如圖3所示。LM8560共有28引腳，1-14引腳是顯示筆劃輸出，與4位顯示屏LED FTTL-655SB的5-30引腳依次相連接，15腳為正電源輸入端，20腳接地，27腳為內(nèi)部振蕩器RC輸入端，16腳為報警輸出端，經(jīng)VT1（8050）連接到蜂鳴器進行報警輸出，其電路如圖4所示。

如圖5所示，LM8560是28引腳雙列直插封裝形式，CD4060是16引腳，也為雙列直插封裝，為了焊接與調(diào)試的方便，在制作中，通常只需將管座焊接在PCB上，而將集成電路安裝在相應的管座上即可。

2.3 電源電路

該數(shù)字鐘電源電路可以用交流經(jīng)過整流濾波后轉(zhuǎn)換為直流供電，也可以直接用電池來供電。如圖6數(shù)字鐘電路的整體電原理圖所示，其電源部分電路由220V交流電經(jīng)變壓器T1降壓，再經(jīng)VD6、VD7、VD8、VD9組成的橋式整流電路整流，形成脈動的直流，經(jīng)電解電容C3、C4濾波給LED顯示屏和主電路供電。如果在交流供電不方便的情況下，還可以用四節(jié)1.5V的電池串聯(lián)為6V的直流電通過VD5給整個電路供電。

此外，在T1變壓器的輸入端接入一個三相插座，用于定時輸出，可以對大功率電器進行定時。

3.組裝與調(diào)試

數(shù)字鐘時間的顯示由LED FTTL-655G顯示屏來顯示，由圖6可以分析出，晶振(30720Hz)通過CD4060的分頻為LM8560提供了60Hz的基準頻率，并通過兩個三極管VT2（9012）、VT3(9013)來實現(xiàn)對雙陰極顯示屏的兩陰極(26、29腳)的控制，驅(qū)動顯示屏冒號閃爍。

在安裝過程中，最容易出錯的部分是顯示屏與LM8560引腳的連接順序，如果順序有誤則顯示出的時間不正確，應用排線準確將LM8560的筆劃輸出焊接到顯示屏給出的焊盤上，如圖7排線連接所示。若裝配無誤，通電顯示的時間如圖8所示為“12:00”。在屏幕上有定時控制開關(guān)，調(diào)時控制開關(guān)，以及鬧鈴（報警）開關(guān)等，操作方便，簡單易用，例如，按下“調(diào)時鍵”的同時，再按下“小時鍵”，可以調(diào)整具體的小時顯示；按下“調(diào)時鍵”的同時，再按下“分鐘鍵”，可以調(diào)整具體的分鐘顯示，如圖9所示，把時間校對為“5:10”。同理，按下“定時鍵”的同時，再按下“小時鍵”和“分鐘鍵”可以調(diào)整定時輸出或鬧鈴報警的時間。

4.結(jié)束語

數(shù)字鐘是一種采用數(shù)字電路實現(xiàn)對時、分、秒數(shù)字顯示的計時裝置，其電路是一種對標準頻率進行計數(shù)的電路。該制作主要運用CD4060分頻器對晶體振蕩器的頻率進行分頻處理和LM8560數(shù)字鐘集成電路對筆劃顯示進行輸出，送到四位LED顯示屏進行顯示時間。同時，該數(shù)字鐘電路除了可實現(xiàn)計時功能還具有報警和定時控制交流電源開啟的擴展功能。

參考文獻

[1]戴樹鴻.數(shù)字鐘電路的制作[J].家電檢修技術(shù),

2005(01):64.

[2]潘榮輝.數(shù)字電路CD4060的應用[J].電子制作,2007(07):43-57.

[3]劉常澍.數(shù)字邏輯電路[M].國防工業(yè)出版社,

2002:196-198.

[4]李可.數(shù)字鐘電路及應用[M].北京:電子工業(yè)出版社,1996.

[5]沈小麗.數(shù)字鐘集成電路應用及其功能擴展[J].中國計量學院學報,2001(12):62-65.

[6]方明安.實驗石英數(shù)字鐘[J],電子制作,2000(04):

12-13.

[7]數(shù)碼顯示電子鐘[EB/OL].2010-04-03..

篇9

關(guān)鍵詞:時序優(yōu)化;時鐘樹綜合;時鐘偏斜;同步設計

中圖分類號:TN402文獻標識碼:A

Abstract: The key of digital integrated circuit design is to meet the timing constraints. Clock tree synthesis is the essential element on timing optimization in the back-end chip design, especially for complex high-speed ultra-large-scale integrated circuit design. It will have a direct impact on the final tapeout, and the clock skew is an important factor in the impact of clock . This paper proposes a new method to get frequency clock in the front-end, and uses Astro tool of the Synopsys to manually synthesis clock tree and optimize timing in the back-end, based on SMIC 0.18um digital TV transmitter modulator chip. The result shows that we can decrease the chip area, and meet the timing requirement at the same time.

Key words:Timing optimization;Clock tree synthesis;Clock skewSnchronous design

1引言

在大規(guī)模集成電路中,時鐘信號往往是整個芯片中扇出時間最大、通過距離最長、以最高速度運行的信號[1]。隨著集成電路的工藝幾何尺寸不斷縮小,時鐘信號線路上的互連線延遲以及之間的耦合電容成為影響時序收斂的主要因素。不同的寄存器距離時鐘信號源遠近距離不同,造成信號到達的時間不一樣,我們稱之為時鐘偏移。而一個時鐘信號源往往要驅(qū)動數(shù)萬個寄存器,不能滿足芯片的驅(qū)動要求。時鐘樹綜合可以解決此類問題,一方面平衡時鐘偏差,一方面插入緩沖器增加驅(qū)動力。

滿足國標GB20600-2006要求的全模式地面數(shù)字電視多媒體廣播基帶調(diào)制芯片,含有180多萬個標準單元門電路,45個大型存儲器宏模塊,201個輸入輸出pad,其中包括一個集成模擬PLL。該芯片含四個同步時鐘信號,存在大量的宏模塊,增加了時序路徑的復雜性,基于面積和功耗優(yōu)化的考慮,對時序優(yōu)化提出了更高的要求。為了滿足時序要求,優(yōu)化設計方案,本文在前端設計中提出一種新的獲得分頻同步時鐘的方法,在后端設計中采用分區(qū)布局時序要求嚴格的時鐘,手動優(yōu)化時鐘樹等方法,在滿足時序設計要求的同時減小了芯片面積。

2優(yōu)化時序原理

時序電路要求數(shù)據(jù)在時鐘采樣時刻保持穩(wěn)定,但由于時鐘存在抖動,所以數(shù)據(jù)信號需要在時鐘有效沿到來之前的一段時間內(nèi)保持穩(wěn)定。這段時間稱為建立時間(setup time),即數(shù)據(jù)對時鐘的準備時間。同樣,在時鐘翻轉(zhuǎn)之前,數(shù)據(jù)也必須在一段時間內(nèi)保持穩(wěn)定才能被寄存器成功采樣。這段時間稱為保持時間(hold time),即數(shù)據(jù)對時鐘的保持時間[2]。其原理如圖1所示。時序優(yōu)化是指,考慮到器件內(nèi)部延時,時鐘的不穩(wěn)定和偏斜,以及電容電阻等因素,采取優(yōu)化設計方案,優(yōu)化布局,綜合和優(yōu)化時鐘樹等方式,滿足用戶設計的建立時間以及保持時間的時序約束。

時鐘偏移是指時鐘分布系統(tǒng)中到達各個時鐘末端,即終端寄存器的時鐘輸入端的時間不一樣,這是不可避免的。而過大的時鐘偏移會引起電路時序混亂,導致功能錯誤,因此在高速ASIC設計中,時鐘偏移受到設計者的重視。時鐘樹綜合與優(yōu)化,即是將緩沖器和反相器插入到各個與時鐘源相連的終端寄存器,并對寄存器間的時鐘偏移進行平衡。

前端設計時鐘的方法對時序有很大影響,故采取優(yōu)化時鐘同步,減少時鐘偏斜的設計方法,可實現(xiàn)優(yōu)化時序的同時減少芯片面積。后端設計中,Astro通過分析時鐘網(wǎng)絡來保證合理的時鐘偏移。通過調(diào)整參數(shù)和插入的器件型號等來保證滿足時序要求,提高電路同步性能。圖3為本文中設計實例――數(shù)字電視發(fā)端調(diào)制器芯片的主時鐘的時鐘樹。本時鐘樹中主要有四個同步信號,即輸入時鐘clk_60V48和經(jīng)過二、四、八分頻得到的clk_30V24,clk_15V12,clk_7V56時鐘。在時鐘樹各個級別插入緩沖器或反相器來減小時鐘偏移,可以達到優(yōu)化時序的效果。

3優(yōu)化時序過程

為提高超大規(guī)模數(shù)字集成電路中的同步性能,一方面在前端設計電路時,采取優(yōu)化的同步時鐘分頻技術(shù),盡量減少同步時鐘的偏斜;另一方面,利用工具通過分析時鐘網(wǎng)絡進行時鐘樹綜合來減少時鐘偏斜。Synopsys公司的Astro軟件,是用來實現(xiàn)ASIC后端設計的流行工具。它可以計算時延、分析時序、布局布線等,結(jié)合前端的約束文件,前后端相互協(xié)作,實現(xiàn)最終的芯片流片。通過分析時鐘線路延時,插入緩沖器和反相器,盡量減少時鐘偏移,實現(xiàn)時鐘信號同步。在設計電路之初和時鐘樹綜合之前,仔細分析電路,優(yōu)化時鐘結(jié)構(gòu),將有利于減少芯片面積和縮短版圖設計時間。

3.1 前端設計優(yōu)化時序

在一般的同步分頻時鐘分頻技術(shù)中,分頻時鐘處于時鐘樹的不同級,使得時鐘偏斜增大,延時增加。本芯片前端設計中采用鎖存器,利用主時鐘信號對分頻信號鎖存,得到的分頻信號經(jīng)過選擇器才成為最終的分頻時鐘。這樣可將各分頻時鐘針對主頻時鐘信號傳遞延時平均,減少同步信號的時鐘偏斜,優(yōu)化時序。同時測試使能信號使選擇輸出主時鐘或分頻時鐘。

3.2 后端設計優(yōu)化時序

3.2.1布局時優(yōu)化時序

1) 整體布局

在深亞微米集成電路設計中,布局要基于時序,對每條路徑作時序分析, 以減少因不滿足時序要求而進行的迭代次數(shù)[5]。為了減少互連線的RC延時和布線電容,以滿足時序的要求,縮短設計時間,將單元cell和宏模塊(RAMs,ROMs,sub-blocks)安排在合適的位置達到上述目的,這就是布局。放置宏模塊比較重要,要考慮其引腳位置、方向、數(shù)量和相互之間的聯(lián)系,一般將cell放置在中間,將macro等分布在四周。布局時要在減少面積的同時,盡量減少布線的阻塞。設計電源線時,需要滿足電遷移特性,并考慮到電源和地線網(wǎng)絡上的電壓降。為了實現(xiàn)時序和面積的優(yōu)化,需要將布局后實際的版圖信息返標到綜合工具DC中,通過讀取接近實際情況的布局信息,優(yōu)化電路的延時,綜合出更好的設計結(jié)果。要盡可能兼顧到電路的擁塞情況,讓電路結(jié)構(gòu)和布局在時序和擁塞兩方面都能得到滿足,從而達到最優(yōu)。而對標準子單元的合理布局有助于面積最小化及減少布線的擁塞,提高整個設計的質(zhì)量。

2)詳細布局時分步布置時鐘單元

針對某些對時序要求比較高的時鐘,將其布置在一塊選擇的區(qū)域,提高后邊時鐘樹綜合優(yōu)化的可能性,這樣能夠減小時鐘偏移。比如該芯片中,把主時鐘clk_60V48生成的時鐘clk_30V24,clk_15V12,clk7V56,即將clkgen生成模塊的相關(guān)寄存器單元布置在一小片指定區(qū)域內(nèi)。

a. 從網(wǎng)表中或者在Designplan下的axgHierPlan了解到相關(guān)單元的名字。

b. aprCmdCreateHierGroup選擇需要合到一組的寄存器或者緩沖器單元,命名為clkgen。

c. axgCreateRegion命令創(chuàng)建組clkgen中單元分布的區(qū)域,確定好區(qū)域面積利用率,以及長寬比。

d. 在布線時設置相關(guān)的選項,使得時序要求比較嚴格的路徑上的時鐘單元,布置位置臨近,便于滿足最后整個芯片的時序要求。

3.2.2 時鐘樹綜合與優(yōu)化時序

1) 自定義優(yōu)化時鐘樹

本實例中的時鐘信號Clk_6M,Clk_mpeg,we2,we1,Clk_30V24_Out,Clk_7V56_Out,時序比較寬限,所以不需要優(yōu)化,可以節(jié)約優(yōu)化的時間,減少優(yōu)化的復雜度。在時序約束文件中寫明定義即可。在整體布局和詳細布局之后,讀入CTS的時序約束文件。時鐘優(yōu)化過程中,選擇相關(guān)的驅(qū)動能力不同的緩沖器和反相器,插入單元順序為“CLKBUFX16 CLKBUFX8 CLKBUFX4 CLKBUFX2 CLKINVX16 CLKINVX8 CLKINVX4 CLKINVX2”,這樣的規(guī)定決定了先從大的緩存器和反相器開始插入,在不夠的時候再逐漸插入小的器件到時鐘樹中。

2) 調(diào)整插入器件尺寸

astCTO用在CTS之后,將時鐘樹綜合和優(yōu)化,進一步減小時鐘偏移。調(diào)整緩沖器或者反相器的尺寸和驅(qū)動能力,同時調(diào)整它們的位置來調(diào)整時鐘偏移和插入延時,減少因為時序優(yōu)化和增量放置引起的時序問題。其中Buffer/gate sizing用于調(diào)整buffer或inverter的尺寸及驅(qū)動能力。Buffer/gate relocation調(diào)整buffer或inverter的位置來調(diào)整時鐘偏移和插入延時。

3)postCTS Optimizaiton和Postplacement Optim- ization優(yōu)化時序

時鐘樹綜合后,要修復用戶設計的時序違規(guī)。查看此時的時序報告,如果仍有建立或保持時間時序違規(guī),可使用PostPlace Optimization(astPostPS)或者postCTS Optimizaiton多次進行優(yōu)化。

利用astPostPS命令進行優(yōu)化時,可以根據(jù)需求,選擇其中一些獨立的命令針對建立時間、保持時間、時鐘轉(zhuǎn)換時間和電容等單獨進行優(yōu)化。astPostPS 用于優(yōu)化布局后的時序設計,Postplace優(yōu)化布局時,根據(jù)設計中所有布局信息和變化,調(diào)整基本單元的尺寸,除去多余的單元,插入緩沖器和反相器等技術(shù)來完成設計的Postplace優(yōu)化,改善時鐘的偏斜,來優(yōu)化時序。

4優(yōu)化時序結(jié)果

手動優(yōu)化布局比一般自動布局的時鐘偏斜結(jié)果要優(yōu),時鐘偏斜更小。新的優(yōu)化方式使得在滿足時序的條件下,芯片面積可以更小。結(jié)果如下表所示。優(yōu)化時鐘樹后最終的時序結(jié)果:建立時間余量為0.258 ns,保持時間余量為-0.079 ns,可以在布線后優(yōu)化為正。

5結(jié)論

隨著集成電路工藝幾何尺寸的不斷縮小,芯片面積的不斷減小,對于時序的要求越來越高,時鐘樹優(yōu)化顯得尤為重要,本文以數(shù)字電視發(fā)端調(diào)制器芯片為例,提出了新的同步分頻時鐘設計方法,介紹了為優(yōu)化時序采用的布局技巧,以及手動優(yōu)化時鐘樹,減少時鐘偏斜等方法。從結(jié)果可以看出,合理設計和布置時鐘樹結(jié)構(gòu),不僅可以優(yōu)化時序,還可以減少大量的布線資源,減少芯片面積。

參考文獻

[1] 千路,林平分. ASIC后端設計中的時鐘偏移以及時鐘樹綜合[A]

[2] 張曉林. 數(shù)字電視設計原理[M]. 北京:高等教育出版社, 2008. 359-368

[3] SYNOPSYS. Astro Workshop Student Guide[S].V-2005.06

[4] 王芊莉.數(shù)字電視機頂盒芯片數(shù)字后端設計[D].北京工業(yè)大學,2006

[5] 何小虎,胡慶生,肖潔.深亞微米下ASIC后端設計和實例.中國集成電路[J], 2006,第87期:37-42

篇10

 

1微電子技術(shù)的發(fā)展歷史和現(xiàn)狀

 

微電子技術(shù)是19世紀末,20世紀初開始發(fā)展起來的新興技術(shù)，它在20世紀迅速發(fā)展,成為近代科技的一門重要學科。其發(fā)展史實際就是集成電路的發(fā)展史。

 

衡量微電子技術(shù)發(fā)展的重要標志是大規(guī)模集成電路的集成度，至今為止微電子技術(shù)的發(fā)展基本上都在遵循著“摩爾定律”即單個芯片上的器件數(shù)每18個月增長1倍，DRAM儲存量3年提高到原來的4倍，其發(fā)展歷程如下。1947年底，美國貝爾實驗室研制成了世界上第一個晶體管，微電子技術(shù)開始萌芽。體積微小的晶體管使集成電路的出現(xiàn)有了可能。之后，美國得克薩斯儀器公司的基比爾于1958年制成了第一個集成電路的模型，1959年德州儀器公司宣布發(fā)明集成電路。同年，美國著名的仙童子公司將一整套制造微型晶體管的“平面工藝”移到集成電路的制作中，很快集成電路由實驗室實驗階段轉(zhuǎn)到工業(yè)生產(chǎn)階段。1962年MOS場效應管試制成功，1964年成功制出PMOS集成電路。與分立元件電路相比，集成電路的體積大大減小，同時功耗低，可靠性好，工藝簡單，更適合于大量生產(chǎn)。

 

至今集成電路的集成度已提高了500萬倍左右，特征尺寸縮小了近200倍，單個器件成本下降了約100萬倍，單片集成度達到數(shù)億個晶體管。

 

2微電子技術(shù)的應用

 

微電子技術(shù)的應用非常廣泛，可以說微電子無處不在。美國每年由計算機完成的工作量超過4000億人的手工工作量;日本每個家庭平均擁有100個芯片;無論是日常生活的電視機,洗衣機，手機，計算機,銀行儲蓄卡和信用卡，小區(qū)智能卡，電子手表，玩具等家用消耗品，還是大到傳統(tǒng)工業(yè)的汽車工業(yè)、印刷工業(yè)和國防工業(yè)的導彈、衛(wèi)星、火箭等都離不開這小小的芯片，可以說應用及其廣泛。微電子技術(shù)滲透到了人們生活的各個領域,在人們的生產(chǎn)生活中發(fā)揮著極其重要的作用，已經(jīng)和社會建立了一種相互依存的某種關(guān)系。

 

集成電路被廣泛應用于社會的各個行業(yè)。微電子技術(shù)對各種傳統(tǒng)產(chǎn)業(yè)具有強有力的帶動作用，幾乎所有的傳統(tǒng)產(chǎn)業(yè)與微電子技術(shù)結(jié)合，利用芯片更新技術(shù)，都可給傳統(tǒng)產(chǎn)業(yè)注入活力。例如，像汽車的電子化使傳統(tǒng)的汽車工業(yè)滲透進了微電子技術(shù)，采用微電子技術(shù)的電子引擎監(jiān)控系統(tǒng)、汽車安全防盜系統(tǒng)、出租車的計價器等已得到廣泛應用，現(xiàn)代汽車上有時甚至要有十幾個到幾十個微處理器1。又如，印刷工業(yè)采用了微電子技術(shù)排版不再采用鉛字，文字的增添、刪除、編排，字體的選取等都在計算機上進行，在很短的時間內(nèi)就可以全部按需要設置完成，與傳統(tǒng)印刷工業(yè)改動一字就要涉及全局已不可同日而語。

 

集成電路的應用不僅在工業(yè)方面，在商業(yè)方面，由于微電子技術(shù)及計算機的應用，使傳統(tǒng)的賬冊產(chǎn)生了根本的變化，賬目的登錄、統(tǒng)計、查詢、存儲都產(chǎn)生了根本的改變，于是有了大超市、大商場，這在20年前是不可想象的。如果說傳統(tǒng)行業(yè)引入微電子技術(shù)后提高了生產(chǎn)效率，那么微電子技術(shù)與其他技術(shù)的結(jié)合和滲透又發(fā)展成新的技術(shù)。

 

微電子技術(shù)在輕武器中的許多應用正在研制中，如數(shù)字地圖計劃：為了給士兵提供需要的一切信息，可把天氣數(shù)據(jù)、情報、敵友軍的位置、空中成像等一切信息融合到一起，以數(shù)字方式存儲，并通過無線計算機網(wǎng)絡送到任何需要的地方，甚至是前線。如果將這種數(shù)字地圖直接接入武器，不僅可以大大提高武器的精度，而且能使后勤得到可靠保障。隨著電子、材料、光學、機械等各方面技術(shù)的發(fā)展，微電子技術(shù)必將廣泛地應用于輕武器，發(fā)揮更大的作用。

 

總之，微電子技術(shù)已經(jīng)滲透到諸如現(xiàn)代通信、計算機技術(shù)、醫(yī)療衛(wèi)生、環(huán)境工程、能源、交通、自動化生產(chǎn)等各個方面,成為一種既代表國家現(xiàn)代化水平又與人民生活息息相關(guān)的高新技術(shù)。

 

3國內(nèi)微電子技術(shù)的發(fā)展現(xiàn)狀

 

近幾年，在國家相關(guān)政策的大力支持下，國內(nèi)硅基微電子技術(shù)水平不斷提高，與國際先進水平的距離逐漸縮小。

 

我國微電子技術(shù)發(fā)展的特點：一、超深亞微米集成技術(shù)研究逐漸接近國際先進水平。二、集成電路設計水平提高，規(guī)模增大。經(jīng)過近幾年的發(fā)展，芯片設計水平明顯提高，目前我國自主設計的芯片產(chǎn)品已涉及CPU、數(shù)字信號處理器、高端IC卡、數(shù)字電視和多媒體、3G手機以及信息安全等六大領域。IC設計水平已達到0.13pm,具有自主知識產(chǎn)權(quán)的核心芯片的開發(fā)及其產(chǎn)業(yè)化也取得了可觀的突破。逐漸從過去的“低端模仿”走向以技術(shù)創(chuàng)新為主的“高端替代”。

 

微電子技術(shù)是當代科學技術(shù)中發(fā)展速度最快的技術(shù)之但是由于我國的微電子技術(shù)與國際先進水平差距較大，要在短期內(nèi)趕上或超過是很不現(xiàn)實的，我國微電子各方面都落后于國外。國家正在逐步加大扶持力度，制定一系列相關(guān)政策去吸引資金和人才，形成可持續(xù)發(fā)展的微電子產(chǎn)業(yè)和科研體系。

 

4微電子技術(shù)的發(fā)展趨勢

 

21世紀的微電子技術(shù)將從目前的3G時代逐步發(fā)展到3T時代，即存儲量由Gb發(fā)展到Tb,集成電路中器件的速度由GHz發(fā)展到THz,數(shù)據(jù)傳輸速率由Gbps發(fā)展到Tbps。以硅基CMOS電路為主流工藝,21世紀硅微電子技術(shù)的發(fā)展趨勢主要體現(xiàn)在三方面：_是繼續(xù)增大晶圓尺寸和縮小器件的特征尺寸。發(fā)達國家和地區(qū)正在向納米階段進軍。二是集成電路(IC)將發(fā)展成為系統(tǒng)集成芯片(SOC)。SOC進一步發(fā)展，可以將各種物理的、化學的和生物的敏感器和執(zhí)行器與信息處理系統(tǒng)集成在一起，從而完成從信息獲取、處理、存儲、傳輸?shù)綀?zhí)行的系統(tǒng)功能，這是_個更廣義上的系統(tǒng)集成芯片。SOC是微電子設計領域的_場革命,21世紀將是SOC技術(shù)真正快速發(fā)展的時期。三是微電子技術(shù)與其它學科相結(jié)合。典型例子是微機電系統(tǒng)技術(shù)(MEMS)和生物芯片2。前者是微電子技術(shù)與機械、材料、傳感器等多學科交叉產(chǎn)生的，后者則是與生物工程技術(shù)結(jié)合的產(chǎn)物。

 

21世紀人類將全面進入信息化社會，對微電子信息技術(shù)將不斷提出更高的發(fā)展要求，微電子技術(shù)仍將繼續(xù)是21世紀中最為重要的和最有活力的高科技領域之1。

 

參考文獻

 

[1]余修武.微電子技術(shù)與新技術(shù)革命J.制造業(yè)自動化，2010,32(11):95-96.