摘要:在嵌入式環(huán)境下進行艦船電路系統(tǒng)設計，提高艦船控制電路的集成性，提出一種基于DSP技術的低能耗艦船嵌入式系統(tǒng)電路設計方法，采用ADSP21160處理器為核心控制芯片，進行艦船電路的AD模塊設計、控制單元設計、信號處理模塊設計和通信模塊設計，實現艦船的信息采集和數據處理及遠程通信功能，在ARM嵌入式系統(tǒng)中進行艦船電路的集成開發(fā)，降低電路的能耗，提高電路的集成性和可靠性。測試結果表明，采用該方法進行艦船電路設計，電路的功率放大能力較好，信號處理能力較強，具有很好的電路穩(wěn)定性。

關鍵詞：嵌入式系統(tǒng)；艦船；電路設計；DSP

隨著集成電路控制技術的發(fā)展，在嵌入式系統(tǒng)環(huán)境下進行艦船集成電路設計，實現艦船環(huán)境信息采集、艦船目標信號處理和艦船集成控制與遠程通信等，艦船的電路系統(tǒng)是一個綜合性的集成電路系統(tǒng)，通過對艦船電路系統(tǒng)的低能耗設計，采用集成數字信號處理芯片進行艦船電路的控制系統(tǒng)設計，提高艦船電路系統(tǒng)的綜合開發(fā)能力，從而保障艦船的穩(wěn)定可靠運行[1]。研究嵌入式系統(tǒng)的低能耗艦船電路設計方法，在提高艦船的本機振蕩性和功率增益方面具有重要意義，通過艦船綜合電路系統(tǒng)設計，實現艦船電路的集成控制優(yōu)化，從而降低艦船的功耗開銷，相關的電路設計方法研究受到人們的極大重視。本文設計的嵌入式系統(tǒng)下的低能耗艦船電路系統(tǒng)主要包括AD模塊、控制單元、信號處理模塊和遠程通信模塊，結合嵌入式設計方案，實現艦船電路的嵌入式集成設計，并進行電路測試仿真，得出有效性結論。

1電路設計總體構架及指標分析

本文設計的低能耗嵌入式艦船電路系統(tǒng)主要實現對艦船聲吶信號采集和多功能通信系統(tǒng)中，采用低能耗的嵌入式設計方案，采用DSP作為集成數字信息處理中樞，以ADSP21160處理器為核心控制芯片，采用三星公司的K9F1208UOB作為NANDFLASH進行信號濾波檢測和數據緩存處理，采用多傳感器信號處理和跟蹤融合方法進行數據采集和包絡檢波處理，并與上位機通信，通過A/D轉換器對采樣的艦船信號和采樣數據進行數字濾波和動態(tài)增益控制。在程序加載模塊進行動態(tài)增益碼加載控制，并通過DSP接收PCI總線的增益控制碼，通過AD電路實現模擬信號預處理和信號頻譜分析，采用8086及80286單片機作為計算機控制的CPU，進行艦船電路系統(tǒng)的總線控制[2]，本文設計的艦船電路系統(tǒng)主要可以實現對艦船回波信號的高頻放大、混頻處理、本機振蕩、中頻放大、低頻功放、鑒頻以及正交解調處理，得到本文設計的低能耗嵌入式艦船電路系統(tǒng)的功能模塊組成如圖1所示。C1=C2=CR1=R2=R根據圖1所示的艦船電路系統(tǒng)的功能模塊組成，進行系統(tǒng)的總體設計，本文設計的艦船電路主要包括AD模塊設計、控制單元設計、信號處理模塊設計和通信模塊設計。通信模塊實現對艦船的遠程通信傳輸控制功能；艦船電路的信號接收機采用三級接收放大設計，根據系統(tǒng)設計需求，選擇第一級放大電路的隔直流電容：,電阻，使用256Mbyte的DDR內存作為緩存器，嵌入式艦船電路系統(tǒng)的濾波模塊設計中，搭建一個二階有源低通濾波器進行隔直流放大和噪聲濾波，根據上述總體設計構架分析，得到本文設計的嵌入式系統(tǒng)的低能耗艦船電路的總體結構構成如圖2所示。

2電路模塊化設計與實現

摘要：文章針對城軌車輛的編組及連掛運營現狀，采用車鉤裝置內部可控觸點來代替繼電器進行安全電路的設計，實現了車輛獨立運行和連掛時安全回路的形成，使之滿足列車靈活編組時邏輯控制的需要。該設計可使安全回路更加簡單、合理，從而提高系統(tǒng)的可靠性與可維護性。

關鍵詞：城軌車輛；列車編組；繼電器；安全電路

1概述

目前，絕大多數國內外城軌車輛均采用固定編組或兩列車重聯的運營方式。在發(fā)車間隔相同的條件下，采用固定編組的列車只有一種運營模式，若按高峰客流配置列車編組，則在客流低峰時會造成列車運力浪費，增加運營成本；若按低峰客流配置列車編組，則在客流高峰時列車運能不足，會導致人員擁擠，極易引發(fā)事故；采用兩列車重聯運營，可以適應高峰客流及50%高峰客流的工況，但當客流在50%~100%高峰客流之間變化時，列車必須以重聯方式運營，同樣造成運力的浪費和能耗的增加。另外，在遇到突發(fā)大客流（如特殊節(jié)假日客流超過普通高峰客流）的情況時，無論是固定編組列車還是重聯運營列車，同樣存在運力不足的問題；固定編組列車長度較長，不方便在較短的線路上存放，會造成停車場空間的浪費。因此采用可以由任意節(jié)數車輛組成的列車，不僅可以適應1/N~100%高峰客流的工況（N為列車編組車輛數），而且對于突發(fā)大客流的情況，仍然可以通過增加列車編組的形式滿足運能需求。軌道交通領域使用靈活編組設計的車輛目前還為數不多，國內有上海軌道交通16號線、廣州市軌道交通三號線采用三節(jié)基本編組，可以實現三三連掛編組重聯運營，但沒有完全實現自由連掛；在出口土耳其的IZMIRL1E項目上實現了單節(jié)車連掛。而且，可靈活編組車輛在連掛運行與解編運行時，大多采用中間繼電器作為邏輯控制構成閉環(huán)控制電路，因繼電器本身的特性導致其故障具有偶然性和不重復性，在繼電器數量比較多的情況下，故障率將明顯增加，影響系統(tǒng)的運行可靠性。據統(tǒng)計，車輛控制故障中，60%以上的故障是由繼電器故障引起。針對可靈活編組列車，筆者對其安全電路進行了設計，通過車鉤裝置內部的可控觸點來代替繼電器，實現車輛獨立運行和連掛時安全回路的形成，使之滿足列車靈活編組時邏輯控制的需要，通過該電路可使安全回路電路更加簡單、合理，從而提高系統(tǒng)的可靠性與可維護性。

2靈活編組列車安全電路設計

列車安全電路的設計原則是：不管是單節(jié)車運行還是連掛運行，安全電路必須形成一個閉合的回路，當此回路斷開時列車將施加緊急制動。2.1單車運行時列車安全電路設計。列車單節(jié)車獨立運行時安全電路原理如圖1所示。車輛兩端的電氣車鉤觸點閉合，車輛“末端選擇開關1”和“末端選擇開關2”都置“合”位，可實現列車單節(jié)編組時安全回路的形成。列車安全回路的形成路徑具體如下：車輛安全回路高電平信號通過微型斷路器F→“列車末端選擇開關1”的1/2觸點→Ⅰ端電氣車鉤閉合觸點→“列車末端選擇開關1”的4/3觸點→緊急制動按鈕→“列車末端選擇開關2”的2/1觸點→Ⅱ端電氣車鉤閉合觸點→信號系統(tǒng)設備、制動系統(tǒng)設備及牽引系統(tǒng)設備。只要列車解鉤，車端電氣車鉤常閉觸點就會閉合，安全回路自動形成，無需人工干預，方便快捷。2.2連掛運行時列車安全電路設計。列車多節(jié)車連掛運行時安全電路原理如圖2所示。車輛連掛時，連掛端的電氣車鉤觸點斷開，非連掛端的電氣車鉤觸點閉合，車輛連掛端“末端選擇開關1”和“末端選擇開關2”都置“否”位，車輛非連掛端“末端選擇開關1”和“末端選擇開關2”都置“是”位，可實現車輛連掛編組時安全回路的形成。列車安全回路的形成路徑具體如下：車輛安全回路高電平信號通過車輛1非連掛端的微型斷路器F→車輛1“列車末端選擇開關1”的1/2觸點→車輛1的Ⅰ端電氣車鉤閉合觸點→車輛1“列車末端選擇開關1”的4/3觸點→車輛1緊急制動按鈕→車輛1“列車末端選擇開關2”的4/3觸點→車輛2“列車末端選擇開關1”的6/5觸點→車輛2緊急制動按鈕→車輛2“列車末端選擇開關2”的2/1觸點→車輛2的Ⅱ端電氣車鉤閉合觸點→連掛車鉤→主控車輛（ATC、車輛控制單元為主控）→信號系統(tǒng)設備、制動系統(tǒng)設備及牽引系統(tǒng)設備。多節(jié)車輛連掛時，列車所有可能會產生緊急制動的部件（如緊急停車按鈕）或系統(tǒng)（如ATC系統(tǒng)和列車控制系統(tǒng)）都被串聯在一個電路內，中間沒有繼電器的過渡轉換，使系統(tǒng)的反應時間更快（一般繼電器或接觸器的反應時間為30~50ms），可靠性會更強。本設計的特點是主要針對可靈活編組車輛，在連掛時無需人為干預，只要車輛連掛完成，該安全回路就自動形成，最大限度地保障了電路的可靠性，降低人工操作過程，節(jié)省時間。

1電路設計

1．1設計思路

恒溫電路設計的研究主要用于電力采集產品上，對電力采集產品來講，安裝在PT側，需要耐受100℃的溫度變化，卻要求萬分之五的精度。除需要從理論上進行最終的計算和分析外，還要考慮各種因素。如其中重要的一個因素高精度器件的溫漂，器件穩(wěn)定性、可靠性受溫度變化的影響，是電子器件不可回避的問題。對于電力采集產品中高精度的AD采集模塊，溫漂的問題更為嚴重，要保證AD采集模塊精度在允許的范圍內，恒溫電路的設計是很重要的。基于對電力采集產品應用環(huán)境的考慮，將高精度的AD采集模塊放置在恒溫盒中，同時配合加熱電阻來穩(wěn)定恒溫盒溫度的方法，來保證環(huán)境在－20℃～+75℃變化時，恒溫盒內的溫度變化在±1℃，使電力產品在萬分之五的精度范圍以內穩(wěn)定工作。器件主要由分壓電阻、熱敏電阻、加熱電阻、運放、三極管等組成，從設計上看電路設計簡單、穩(wěn)定性好。選擇的運放是低價、高性能、低噪聲的雙運算放大器ne5532，熱敏電阻選擇低價，對溫度反應靈敏的電阻。根據電路，為了保證恒溫盒內的器件工作最佳狀態(tài)，首先確定恒溫盒內要保持的恒定溫度，通過測試和計算，恒溫盒的溫度恒定在75℃為最佳，AD采集模塊可以穩(wěn)定的工作，電力產品可以達到萬分之五的精度。當溫度降低時，通過分壓電阻電路、負反饋電路、恒流源控制電路，加熱電阻電路使溫度穩(wěn)定在75℃。

1．2電路具體設計

具體分析如:當溫度低于75℃時，由于熱敏電阻(MF1是負溫度系數的熱敏電阻)的阻值變大，V0≠V1，V1＞V0，根據深度負反饋電路虛短、虛斷的特點，R18上有電流，在經過負反饋電路放大，后級運算放大U2B同向輸入端和反向輸入端形成壓差，輸出電壓放大，三級管基極電壓大于發(fā)射極電壓，三級管導通，有電流流過加熱電阻，加熱電阻加熱，再通過三極管、運算放大U2B、電阻等組成的恒流控制源電路控制流過加熱電阻電流，使恒溫盒溫度保持在75℃左右。在設計過程中，要理論計算配合仿真軟件。下面是SaberSketch軟件仿真結果，根據熱敏電阻負溫度系數特性，在仿真過程中給熱敏電阻設定不同的參數值，從而達到模擬溫度升高和溫度降低環(huán)境的目的。

2應用

1跟蹤解調電路的數學模型

本設計采用延遲鎖定環(huán)(DLL)和科斯塔斯環(huán)(Costas)分別作為跟蹤解調電路中偽碼跟蹤環(huán)路和載波跟蹤環(huán)路的數學模型。擴頻信號的同步具體包括:捕獲和跟蹤。捕獲是完成對信號的粗同步,使偽碼相位對齊到半個碼片之內,載波多普勒頻移落在一個多普勒頻移單元之內。跟蹤環(huán)路又分偽碼跟蹤環(huán)和載波跟蹤環(huán)。偽碼跟蹤環(huán)可跟蹤由于載體與發(fā)射機相對運動引發(fā)的偽碼相位偏移,載波跟蹤環(huán)則對載波相位和載波多普勒頻移實現跟蹤。原理框圖如圖1所示。具體設計實現過程中,首先將輸入信號與本地載波相乘實現載波分離,然后分別與超前、滯后和對準支路的偽碼相乘進行解擴,并通過積分累加器來提高信噪比,同時濾除高頻分量。其中偽碼跟蹤環(huán)采用超前和滯后能量差檢測器(DLL),載波跟蹤環(huán)采用四相反正切鑒相器(PLL),得到的偽碼和載波相位誤差通過環(huán)路濾波器實時反饋到偽碼和載波DCO,用以調整偽碼和載波DCO的頻率最終來達到減小誤差的目的。

2跟蹤解調電路設計

2.1信號相關處理電路設計。信號相關處理電路主要負責建立載波DCO、偽碼DCO、乘法器和碼相關及積分清洗電路,用來完成對高頻信號的過濾,并產生處理器所需要的數據。2.2NiosII軟核處理器設計。NiosII軟核處理器的作用是配合相關處理單元實現環(huán)路跟蹤算法,其通過QuartusII軟件中集成的軟核設計軟件SOPCBuilder設計實現,主要包括CPU、片上存儲器、串行調試接口JTAGUART、地址線address、雙向數據線data、讀寫控制線r_w、中斷輸出線interupt。設計完成后可作為自定義元件,在QuartusII中調用。2.3處理器外圍接口設計。外圍接口電路是連接處理器與外圍邏輯單元的橋梁,在該設計中其主要負責在控制信號的作用下完成外圍邏輯電路與NiosII處理器間的數據交互,以實現擴頻信號跟蹤解調電路的完整功能。

3環(huán)路跟蹤算法軟件設計

3.1算法的總體流程。擴頻信號跟蹤解調電路中,環(huán)路跟蹤算法主要是接收并處理相關器的累加值,以完成鑒頻、鑒相和濾波、載波和碼DCO控制量的調節(jié)等功能。3.2偽碼跟蹤環(huán)路算法設計偽碼跟蹤算法采用二階超前—滯后非相干跟蹤環(huán),在偽碼跟蹤過程中,跟蹤算法間歇性讀取積分清洗電路的輸出值,將其用于偽碼相位的比較,并將比較結果作用于環(huán)路濾波器以產生碼DCO的相位控制字。偽碼相位比較時首先判斷超前滯后對準支路的相關值,并將其與失鎖門限LV進行比較,即：當2()PLZkV成立時,碼跟蹤進行歸一化鑒相：這樣,在信號處理的過程中,就可以避免不同強度信號的變化引起的干擾,當歸一化處理結束后,程序轉入環(huán)路濾波算法,環(huán)路濾波對噪聲和高頻分量起抑制作用,并控制著碼環(huán)路的相位校正速度。當2()PLZkV不成立時,偽碼失鎖,置失鎖標志,程序返回。3.3載波跟蹤算法設計。偽碼跟蹤穩(wěn)定后,環(huán)路轉入載波跟蹤階段,依次進行頻率跟蹤和相位跟蹤。進入載波跟蹤程序后,算法實時計算平均頻率誤差以判斷頻率是否穩(wěn)定跟蹤,待頻率跟蹤穩(wěn)定后則置頻率穩(wěn)定標志,程序進入相位跟蹤。進入相位跟蹤后程序流程和頻率跟蹤流程類似。通過實時判斷相位誤差來檢測是否達到穩(wěn)定跟蹤,進而決定相位跟蹤穩(wěn)定標志的置與否。

AltiumDesigner電路設計的教學方式普遍采用老師演示，學生練習。這種教學方式學生學到的更多是軟件的使用，無法和其他課程進行融合，無法應用到實際的項目中。為了解決這種教學方式存在的弊端，提出一種AltiumDesigner電路設計探究方案，該方案除了教會學生使用AltiumDesigner軟件繪制電路原理圖、PCB，結合本專業(yè)的其他課程進行互補學習，做到融會貫通，并采用金字塔項目教學和信息化考評系統(tǒng)，充分調動學生的學習興趣、激發(fā)學生解決實際問題的能力。AltiumDesigner是一款應用廣泛的電子線路設計軟件。無論是課程設計、電子設計競賽還是實際的項目設計，AltiumDesigner都是學生不可或缺的工具，傳統(tǒng)的教學方式存在很多弊端，只注重軟件本身學習，忽視學科間的互補學習，缺乏實際項目支撐，過于理論化。除了強化學生對軟件的熟練程度，更重要的是要引導學生對學科知識進行融合，并在實際項目中提高學生的實踐能力和創(chuàng)新能力，并采用信息化考評系統(tǒng)對學生課堂表現進行量化考評。

1理論知識學習

整個理論知識的學習要求學生掌握AltiumDesigner的基本功能和應用，包括項目工程創(chuàng)建、原理圖設計、PCB圖設計、元件符號設計、元件封裝設計、集成庫設計以及EMC、EMI電磁兼容性設計等內容。整個理論知識的學習要有一個整體的框架，不能過于注重細節(jié)而忽略整體、內容過于分散、缺乏邏輯性。有了整體思路，再來設計原理圖、PCB圖文件。老師講授的內容要從簡單入手，逐漸完成復雜電路的設計，老師在教師機上為學生講完，剩余的大部分時間還是要讓學生自己練習，在練習的過程中可以及時的發(fā)現學生在操作過程中的問題，能夠有針對性的進行解決，這種教學方法為后面完成項目幫助很大。

1.1原理圖的設計

1.1.1原理圖設計原理圖的設計最重要的是要教會學生電路設計的原理，各模塊的功能，其次才是怎么繪制原理圖，在設計過程中按照事先定好的規(guī)范進行操作。原理圖繪制的大致流程是首先創(chuàng)建工程文件和原理圖文件，進行圖紙參數的設置，對元件庫進行加載，然后放置和調整元件，原理圖連線和注釋，編譯檢查原理圖中是否存在錯誤，最后是檢查修改和打印輸出。同時要對學生容易犯的錯誤進行點撥，并對每節(jié)課將所講的內容進行總結，包括設計過程、易錯點、注意事項，將這些問題總結成word文檔的形式，發(fā)送給學生，讓學生獨立設計的時候不至于走彎路。有些工程項目比較大，需要用到層次原理圖，我們需要了解層次原理圖設計的相關概念、自上而下繪制層次原理圖的基本方法、自下而上繪制層次原理圖的基本方法、層次原理圖之間的切換以及層次原理圖的打印輸出與報表生成。設計一個較大的原理圖或項目時，不可能一次性完成，也不可能將它繪制在一張圖紙上，更不可能由一個人單獨完成時，需要將整個原理圖劃分成多個功能模塊，由多組人員分層次并行設計，最后進行整個項目的規(guī)范化操作。1.1.2自建原理圖元件庫在我們繪制原理圖的過程中，有多種創(chuàng)建原理圖元件庫的方法，從AltiumDesigner自帶的原理圖元器件庫中復制常用的元件到自己的元器件庫可以提高創(chuàng)建元件效率，但有的元件符號在原有的庫中找不到，這就需要我們自己繪制相應的元件符號，繪制原理圖符號的方式有多種。首先創(chuàng)建原理圖庫文件，新建元件之后即可繪制原理圖元件。如果自己想要制作的元件和AltiumDesigner自帶的某元件大同小異，則可以先從AltiumDesigner自帶元件庫中拷貝過一個已有元件，再稍作修改，便可創(chuàng)建一個新的元件，從中找到想要修改的文件，利用圖形編輯工具修改元件，修改完畢保存即可。如果有現成的原理圖文件，也可以把其中你想要的元器件符號添加到自己的庫文件中，這便省去了自己重新繪制的麻煩，打開該原理圖庫文件，把想要的原理圖符號拷貝到自己的原理圖庫文件中去，這種方法要求學生掌握如何將原理圖制作成一個元件庫，在學生以后的工作中，可以將自己用過的元件保存在一個庫里，為自己以后參加工作積累資源，以此來節(jié)省時間，提高工作效率。1.1.3快捷鍵的使用原理圖設計過程中，經常使用一些快捷鍵能夠加快設計的速度，比如按著鼠標右鍵拖到圖紙，可以對整個原理圖進行移動，按著Ctrl鍵滾動鼠標的滾輪可以對原理圖進行放大或縮小，同時按著Ctrl鍵和鼠標右鍵，并移動鼠標可快速放大和縮小繪圖畫布；按tab鍵可修改元件參數，按空格鍵可對元件進行旋轉，按X可對元件進行左右對稱，按Y可對元件上下對稱；PCB中按*號鍵可以放置過孔，并可切換圖層，按G可以對柵格大小進行切換。按數字3可將PCB切換到3D模式，在3D模式按數字0可以切換到初始狀態(tài)，按數字9可以將PCB板逆時針旋轉90°，按V、B可以查看PCB板的背面電路，按數字2可以切換到2D模式。將常用技巧直接教給學生，可以提高設計效率，達到事半功倍的效果。

1.2PCB圖的設計

1引言

當今時代的電子產品再也不像改革開放前的電視一樣，人們每隔好多年才舍得更新換代一次。現在幾乎從十幾歲到七八十歲的公民都是電子產品的消耗者，況且，不斷發(fā)展的科技無時無刻在更新著人們消費得起的智能手機、筆記本電腦、電視等電子產品，人們差不多每年都會換上新的電子產品。而這些產品的相同之處就是采用無線技術，它非常依賴RF射頻電路的技術。不過遺憾的是，該設計過程中都會出現非常多的問題，并且?guī)缀趺恳粋€問題都影響著生產率和質量[1-2]，尤其在一些情況下，設計人員還經常被迫在設計中做出更改，去配合使用射頻電路[3-4]，這些都給設計人員和設計工程師也帶來巨大的設計挑戰(zhàn)，并且需要專業(yè)的設計和分析工具。此外，盡管射頻內容不斷增加，但是，大多數PCB設計分析工具并不能幫助設計人員減少工作量。所以，許多年來，只有經驗豐富的設計人員才能獨立完成PCB的射頻部分的設計。相信在未來的發(fā)展過程中，射頻和微波電路進行Layout設計時還是會有一定的挑戰(zhàn)和機遇。

2射頻和微波PCB設計的技巧

本文就以上的一些問題介紹幾條技巧，希望能為設計人員或者工程師們帶來幫助。2.1保持完好、精準正確的射頻形狀。射頻和微波電路設計中值得重視的幾個問題周鵬（南京恒電電子有限公司,南京210049）摘要：隨著現代通信技術的不斷的飛速的發(fā)展，射頻和微波電路越來越受到廣泛的重視與高速的發(fā)展。這無疑對當今時代的設計人員和設計工程師產生著巨大的設計挑戰(zhàn)，即使是最自信的設計人員，對于射頻電路也總是望而卻步。因此如果能夠設計一種可以支持射頻和微波設計的PCB設計和分析工具，這將變得很有意義。因為單純的用手動建立銅箔形狀、倒角或者是via模式的過程，不僅需要花費大量時間而且又不能保證正確率。但是如果能用高效率的設計工具，一方面能提高操作射頻和微波元素的能力，另一方面，設計人員和工程師可以花更多精力去開發(fā)更多功能或者進一步將設備尺寸縮小，與此同時這樣的工具也更能保證設計人員設計出來的產品的質量。關鍵詞：射頻；微波；電路設計；倒角；via模式DOI:10.16640/j.cnki.37-1222/t.2017.24.113師們都十分想追求的。分析設計工具在創(chuàng)建Gerber檔時，可以通過強大的程序進行自動調節(jié)線條寬度從而達到獲得尖拐角的目的（圖2）。圖2中，一個完美的PCB設計工具，應該滿足一下幾個方面，如，會自動調節(jié)形狀的線型，或者可以準確的計算線條寬度，這樣才能達到建立尖拐角的目的。2.3使用設計程序確?！霸O計即正確”一個合格的PCB設計工具需要滿足多項設計規(guī)則的設定：比如可以設定不同的via類型；可以控制從銅箔區(qū)域邊緣到via之間應該有的長度；via與via之間的長度；甚至via模式的類型或者產生的Faraday cage都需要能夠被設定（圖3）。圖3中，利用PCB設計工具，設計人員可以設定產生via模式的為了盡可能的不出現錯誤提高正確率、并且減輕工程師的工作量，PCB設計工具可以控制各種各樣的銅箔形狀的導入。例如，控制DXF檔中的層別，然后把它重新映像到CAD電氣系統(tǒng)層別，這樣的過程即可建立有效的銅箔形狀（圖1）。圖1中，如果使用者能控制DXF導入過程，錯誤率大大降低了。2.2保留拐角形狀（CORNERSSHARP）。其實工程師在設計銅箔形狀時，她們應該關注的最重要的要點之一就是建立帶尖拐角的Gerber檔?？梢院喕@一過程的PCB設計工具是工程圖1設計工具減少人為錯誤和誤差圖2有效的PCB設計工具能自動考慮用于繪制形狀的線型規(guī)則程序，并可以全自動的進行程序，從而可以在較短的時間內完成更多的工作量并確保符合所有設計程序。

3結論

由于當今時代的飛速發(fā)展，射頻和微波電路設計人員和工程師面臨著很大挑戰(zhàn)與壓力，如純手動建立的銅箔形狀、倒角和via模式需要花費大量的時間并且也不能保證很高正確率。因此擁有一款能夠高效率支持射頻和微波設計的PCB設計工具是很有必要也是意義重大的。如果能用高效率的設計工具，一方面能讓操作射頻和微波元素的能力得到更大程度的提高，另一方面，設計人員和工程師也可以花更多精力去開發(fā)更多其它的功能或者進一步將設備尺寸縮小，與此同時這樣的工具也更能保證設計出來的產品的質量。

薄膜晶體管液晶顯示器(TFT—LCD)具有重量輕、平板化、低功耗、無輻射、顯示品質優(yōu)良等特點,其應用領域正在逐步擴大,已經從音像制品、筆記本電腦等顯示器發(fā)展到臺式計算機、工程工作站(EWS)用監(jiān)視器。對液晶顯示器的要求也正在向高分辨率,高彩色化發(fā)展。

由于CRT顯示器和液晶屏具有不同的顯示特性,兩者的顯示信號參數也不同,因此在計算機(或MCU)和液晶屏之間設計液晶顯示器的驅動電路是必需的,其主要功能是通過調制輸出到LCD電極上的電位信號、峰值、頻率等參數來建立交流驅動電場。

本文實現了將VGA接口信號轉換到模擬液晶屏上顯示的驅動電路,采用ADI公司的高性能DSP芯片ADSP—21160來實現驅動電路的主要功能。

硬件電路設計

AD9883A是高性能的三通道視頻ADC可以同時實現對RGB三色信號的實時采樣。系統(tǒng)采用32位浮點芯片ADSP-21160來處理數據,能實時完成伽瑪校正、時基校正,圖像優(yōu)化等處理,且滿足了系統(tǒng)的各項性能需求。ADSP-21160有6個獨立的高速8位并行鏈路口,分別連接ADSP-21160前端的模數轉換芯片AD9883A和后端的數模轉換芯片ADV7125。ADSP-21160具有超級哈佛結構,支持單指令多操作數(SIMD)模式,采用高效的匯編語言編程能實現對視頻信號的實時處理,不會因為處理數據時間長而出現延遲。

系統(tǒng)硬件原理框圖如圖1所示。系統(tǒng)采用不同的鏈路口完成輸入和輸出,可以避免采用總線可能產生的通道沖突。模擬視頻信號由AD9883A完成模數轉換。AD9883A是個三通道的ADC,因此系統(tǒng)可以完成單色的視頻信號處理,也可以完成彩色的視頻信號處理。采樣所得視頻數字信號經鏈路口輸入到ADSP-21160,完成處理后由不同的鏈路口輸出到ADV7125,完成數模轉換。ADV7125是三通道的DAC,同樣也可以用于處理彩色信號。輸出視頻信號到灰度電壓產生電路,得到驅動液晶屏所需要的驅動電壓。ADSP-21160還有通用可編程I/O標志腳,可用于接受外部控制信號,給系統(tǒng)及其模塊發(fā)送控制信息,以使整個系統(tǒng)穩(wěn)定有序地工作。例如,ADSP-21160為灰度電壓產生電路和液晶屏提供必要的控制信號。另外,系統(tǒng)還設置了一些LED燈,用于直觀的指示系統(tǒng)硬件及DSP內部程序各模塊的工作狀態(tài)。

AD9883A是高性能的三通道視頻ADC可以同時實現對RGB三色信號的實時采樣。系統(tǒng)采用32位浮點芯片ADSP-21160來處理數據,能實時完成伽瑪校正、時基校正,圖像優(yōu)化等處理,且滿足了系統(tǒng)的各項性能需求。ADSP-21160有6個獨立的高速8位并行鏈路口,分別連接ADSP-21160前端的模數轉換芯片AD9883A和后端的數模轉換芯片ADV7125。ADSP-21160具有超級哈佛結構,支持單指令多操作數(SIMD)模式,采用高效的匯編語言編程能實現對視頻信號的實時處理,不會因為處理數據時間長而出現延遲。

系統(tǒng)硬件原理框圖如圖1所示。系統(tǒng)采用不同的鏈路口完成輸入和輸出,可以避免采用總線可能產生的通道沖突。模擬視頻信號由AD9883A完成模數轉換。AD9883A是個三通道的ADC,因此系統(tǒng)可以完成單色的視頻信號處理,也可以完成彩色的視頻信號處理。采樣所得視頻數字信號經鏈路口輸入到ADSP-21160,完成處理后由不同的鏈路口輸出到ADV7125,完成數模轉換。ADV7125是三通道的DAC,同樣也可以用于處理彩色信號。輸出視頻信號到灰度電壓產生電路,得到驅動液晶屏所需要的驅動電壓。ADSP-21160還有通用可編程I/O標志腳,可用于接受外部控制信號,給系統(tǒng)及其模塊發(fā)送控制信息,以使整個系統(tǒng)穩(wěn)定有序地工作。例如,ADSP-21160為灰度電壓產生電路和液晶屏提供必要的控制信號。另外,系統(tǒng)還設置了一些LED燈,用于直觀的指示系統(tǒng)硬件及DSP內部程序各模塊的工作狀態(tài)。

本設計采用從閃存引導的方式加載DSP的程序文件,閃存具有很高的性價比,體積小,功耗低。由于本系統(tǒng)中的閃

存既要存儲DSP程序,又要保存對應于不同的伽瑪值的查找表數據以及部分預設的顯示數據,故選擇ST公司的容量較大的M29W641DL,既能保存程序代碼,又能保存必要的數據信息。

圖2為DSP與閃存的接口電路。因為采用8位閃存引導方式,所以ADSP-21160地址線應使用A20-A0,數據線為D39—32,讀、寫和片選信號分別接到閃存相應引腳上。

系統(tǒng)功能及實現

1電子技術和單元電路概述

電子技術主要包括信息技術和電路技術。這其中信息技術可以實現對電子電路中的各種數據的有效傳輸，而電子電路技術則是對電力運行系統(tǒng)中模擬技術的管理和應用。近年來我國電子電路技術取得了較快的發(fā)展，這也使電路設計理念和設計方案也隨之進行了相應的適應，使電力設計與當代電子技術的運行要求更具相符性。當前電子的運行特點決定了其越來越趨近于單元化模式。電子電路主要電子元件和電子器件共同組成，同時電子電路以分立電路和集成電中兩種形式為主。在整個電子電路系統(tǒng)中，單元電路作為最為重要的組成部分，主要以放大器電路、振蕩電路和數字電路等為主，通過對單元電路進行設計，可以有效的提升整體電子電路設計的水平。但由于單元電路較為復雜，因此要對單元電路設計進行詳細分析，從而為單元電路設計不斷累積思路。

2單元電路的設計步驟

2.1明確任務。在對單元電路設計時，需要對電路需要的功能進行明確，并制定詳細的任務書，并對需要的單元電路進行確定，對電路的性能指標進行擬定，計算電壓需要放大的倍數及電路中輸入輸出電阻的大小，進行執(zhí)行流程圖的繪制。在具體設計過程中需要將電路成本降至最低，以此來提升單元電路和參數的精度，全面提高單元電路設計的可靠性和穩(wěn)定性。2.2參數計算。在單元電路設計時計算參數是其中必不可少的一個步驟，通過具體的計算，確保電路中各個單元電路功能指標都能夠達到需要的要求。在具體進行參數計算時，需要強化的單元電路設計理論知識和電子技術相關知識作為支撐，從而做到正確的選擇數據和方法。2.3繪制電路圖。在具體電路設計過程中，要將單元電路與整機電路實現有效連接，設計出完整的電路圖。在具體單元電路與整機電路連接過程中，需要注意單元電路間連接簡化，這其中在重視電路電氣連接是否能夠導通并實現預定功能。比如在對單元電路間的級聯設計時，當各單元電路設計完成后，需要注意輸入和輸入信號、控制信號間的關系，并要注意電路圖的可讀性。在具體繪圖時，盡量在一張圖紙上繪制主電路圖，可以將獨立的部分單元電路和次要部分在另一張圖上繪制，但在注意圖之間電氣端口的連接和對應，標記好各圖紙間的輸入和輸出端口。在設計時需要注意信號流向，通常從輸入端和信號源開始，根據信號流向按照從左到或、從上到下的順序來連接單元電路。并在圖中加上適當的說明。另外，還要對連接線畫法給予注意。在電路圖中，各元件連接應以直線為主，盡量減少交叉線，以水平或是垂直來設計連接線的分布，只有在特殊情況下才可以化斜線，這種情況下需要將連續(xù)點用原點表示。

3單元電子電路的設計方法

3.1線性集成運放組成的穩(wěn)壓電源的設計。在進行單元電路設計時，串聯反饋式穩(wěn)壓電路主要由調整部分、取樣部分、基準電壓電路等共同組成，在對線性集成運放組成的穩(wěn)壓電源進行設計時，需要重視過流保護和短路保護這兩項功能。在具體設計時，通過整流出來的直流電，采用濾波來降低波文系數，以此來直接帶動負載，但這樣的電路穩(wěn)壓效果并不理想，因此還要根據相應的技術指標來進行穩(wěn)壓電源的設計。3.2單元電路之間的級聯設計。在設計單元電路過程中，當對各單元電路確定后，需要充分的重視單元電路間的級聯問題。在單元電路電氣性能設計中，阻抗匹配和負載能力匹配是最為主要的問題，需要設計人員要綜合多種因素進行認真考慮。對于驅動能力沒有過高要求的情況下，具體可以采用運放構成的電壓跟隨器。但當對驅動能力具有較高要求時，則要運用互補對稱輸出電路或是功率繼承電路。對于數字電路，采用單管反向器或是達林頓驅動器更為適宜。3.3對于運算放大器電路的設計。在具體進行放大器電路設計運算過程中，需要選擇單雙電源供電和電源電流作為基本參數，同時轉換失調電壓、失調電流及電阻輸入的速率，并確定時間。在運用運算放大器時，盡可能的運用通用性的運算放大器。在具體設計過程中，在選擇各種參數時不能以指標先進性作為唯一依據。對于運算放大器作弱信號放大時，則應選擇具有極小失調和噪聲系數的運算放大器，同時保持等效直流電阻運放同相端和反相端對地。為了能夠有效的消除運入的高頻自激，設計人員可以將適當的電容消振介入到規(guī)定的消振引腳之間，有效的預防和避免兩級以上級級聯的情況，以此來降低消振難度。

1EHW的機理及相關技術

計算機系統(tǒng)所要求解決的問題日趨復雜，與此同時，計算機系統(tǒng)本身的結構也越來越復雜。而復雜性的提高就意味著可靠性的降低，實踐經驗表明，要想使如此復雜的實時系統(tǒng)實現零出錯率幾乎是不可能的，因此人們寄希望于系統(tǒng)的容錯性能：即系統(tǒng)在出現錯誤的情況下的適應能力。對于如何同時實現系統(tǒng)的復雜性和可靠性，大自然給了我們近乎完美的藍本。人體是迄今為止我們所知道的最復雜的生物系統(tǒng)，通過千萬年基因進化，使得人體可以在某些細胞發(fā)生病變的情況下，不斷地進行自我診斷，并最終自愈。因此借用這一機理，科學家們研究出可進化硬件（EHW,EvolvableHardWare），理想的可進化硬件不但同樣具有自我診斷能力，能夠通過自我重構消除錯誤，而且可以在設計要求或系統(tǒng)工作環(huán)境發(fā)生變化的情況下，通過自我重構來使電路適應這種變化而繼續(xù)正常工作。嚴格地說，EHW具有兩個方面的目的，一方面是把進化算法應用于電子電路的設計中；另一方面是硬件具有通過動態(tài)地、自主地重構自己實現在線適應變化的能力。前者強調的是進化算法在電子設計中可替代傳統(tǒng)基于規(guī)范的設計方法；后者強調的是硬件的可適應機理。當然二者的區(qū)別也是很模糊的。本文主要討論的是EHW在第一個方面的問題。

對EHW的研究主要采用了進化理論中的進化計算（EvolutionaryComputing）算法,特別是遺傳算法（GA）為設計算法，在數字電路中以現場可編程門陣列（FPGA）為媒介，在模擬電路設計中以現場可編程模擬陣列（FPAA）為媒介來進行的。此外還有建立在晶體管級的現場可編程晶體管陣列（FPTA），它為同時設計數字電路和和模擬電路提供了一個可靠的平臺。下面主要介紹一下遺傳算法和現場可編程門陣列的相關知識，并以數字電路為例介紹可進化硬件設計方法。

1．1遺傳算法

遺傳算法是模擬生物在自然環(huán)境中的遺傳和進化過程的一種自適應全局優(yōu)化算法，它借鑒了物種進化的思想，將欲求解問題編碼，把可行解表示成字符串形式，稱為染色體或個體。先通過初始化隨機產生一群個體，稱為種群，它們都是假設解。然后把這些假設解置于問題的“環(huán)境”中，根據適應值或某種競爭機制選擇個體（適應值就是解的滿意程度），使用各種遺傳操作算子（包括選擇，變異，交叉等等）產生下一代（下一代可以完全替代原種群，即非重疊種群；也可以部分替代原種群中一些較差的個體，即重疊種群），如此進化下去，直到滿足期望的終止條件，得到問題的最優(yōu)解為止。

1．2現場可編程邏輯陣列(FPGA)