導(dǎo)語(yǔ)：用ＦＰＧＡ實(shí)現(xiàn)數(shù)字電視接收系統(tǒng)論文一文來(lái)源于網(wǎng)友上傳，不代表本站觀點(diǎn)，若需要原創(chuàng)文章可咨詢客服老師，歡迎參考。

[摘要]數(shù)字電視的條件接收系統(tǒng)gAS就是對(duì)視頻、音頻和數(shù)據(jù)等信息加密、傳輸并為合法用戶接收解密的過(guò)程，由加擾器、解擾器、加密器、控制字產(chǎn)生器、用戶授權(quán)系統(tǒng)、用戶管理系統(tǒng)和條件接收系統(tǒng)子系統(tǒng)等部分組成。用FPGA實(shí)現(xiàn)方法使條件接收系統(tǒng)不受復(fù)接的約束，實(shí)現(xiàn)起來(lái)比較靈活，這種結(jié)構(gòu)采用空包替換，容易實(shí)現(xiàn)加解擾的同步。

[關(guān)鍵詞]條件接收信息加密FPGA

一、條件接收系統(tǒng)的工作原理

數(shù)字電視是將傳統(tǒng)的模擬電視信號(hào)經(jīng)過(guò)抽樣、量化和編碼轉(zhuǎn)換成二進(jìn)制數(shù)代表的數(shù)字式信號(hào)，然后進(jìn)行各種功能的處理、傳輸、記錄、存儲(chǔ)，監(jiān)測(cè)和控制的一種全數(shù)字處理過(guò)程的端到端系統(tǒng)。數(shù)字電視的條件接收系統(tǒng)CAS就是對(duì)視頻、音頻和數(shù)據(jù)等信息加密、傳輸并為合法用戶接收解密的過(guò)程，由加擾器、解擾器、加密器、控制字產(chǎn)生器、用戶授權(quán)系統(tǒng)、用戶管理系統(tǒng)和條件接收系統(tǒng)子系統(tǒng)等部分組成。

工作原理：在信號(hào)的發(fā)送端，首先由控制字發(fā)生器產(chǎn)生控制字(CW)，將它提供給加擾器和加密器A。加擾器對(duì)來(lái)自復(fù)用器的傳送比特流進(jìn)行加擾運(yùn)算，控制字就是加擾器加擾所用的密鑰。加密器接收到來(lái)自控制字發(fā)生器的控制字后對(duì)控制字進(jìn)行加密運(yùn)算，輸出經(jīng)過(guò)加密以后的控制字。業(yè)務(wù)密鑰在送給加密器A的同時(shí)也被提供給了加密器B，加密器B產(chǎn)生密鑰，并用此密鑰對(duì)業(yè)務(wù)密鑰sK(ServiceKey)進(jìn)行加密，輸出加密后的業(yè)務(wù)密鑰。經(jīng)過(guò)這一個(gè)過(guò)程產(chǎn)生的信息均被送至復(fù)用器，與被送至同一復(fù)用器的圖像、聲音和數(shù)據(jù)信號(hào)比特流一起打包成傳送比特流輸出。

在信號(hào)的接收端，經(jīng)過(guò)解調(diào)后的加擾比特流通過(guò)解擾器送到解復(fù)用器。從解復(fù)用器出來(lái)的信號(hào)，被分別送至智能卡中的解密器A和解密器B，解密器A和解密器B與智能卡中的安全處理器共同工作，從而恢復(fù)出控制字CW，并將它送至解擾器。一旦在接收端恢復(fù)出正確控制字以后，解擾器便能正常解擾，將加擾比特流恢復(fù)成正常比特流。

二、條件接收系統(tǒng)的FPGA實(shí)現(xiàn)

FPGA有豐富的觸發(fā)器和I/O口可以滿足完成CAS功能，開(kāi)發(fā)周期短，可以反復(fù)修改，特別適合需不斷完善電路的開(kāi)發(fā)階段。要實(shí)現(xiàn)CAS硬件設(shè)計(jì)，首先要理解程序特殊信息PSI。PSI能從多節(jié)目的TS流中找出所需要的節(jié)目碼流和條件接收信息等。PSI必須以一定的頻率不斷發(fā)送，以便新開(kāi)的接收機(jī)能及時(shí)解釋傳送流的性質(zhì)。解擾只是加擾的逆過(guò)程，并且相對(duì)簡(jiǎn)單，所以下面只對(duì)條件接收系統(tǒng)加擾過(guò)程的FPGA實(shí)現(xiàn)進(jìn)行討論。

(一)加擾器的FPGA實(shí)現(xiàn)

加擾器在條件接收中是一個(gè)關(guān)鍵部分，關(guān)系到整個(gè)系統(tǒng)的保密程度，所以需要一個(gè)安全性較高的加擾器。圖1所示加擾器是在FPGA內(nèi)部實(shí)現(xiàn)，它以可預(yù)置線性反饋寄存器(LFSR)為基礎(chǔ)，與數(shù)據(jù)選擇器共同形成?？偩€是控制碼發(fā)生器產(chǎn)生的選擇器控制碼。有8個(gè)抽頭并行輸出，每2位對(duì)應(yīng)一個(gè)選擇器的選擇端。每個(gè)選擇器的輸出是選出的4個(gè)LFSR反饋之一，作為與之相連的LFSR時(shí)鐘。通過(guò)數(shù)字選擇器選取4個(gè)LSFR輸出的XOR的輸出之一作為加擾。

序列的輸出。選擇碼生成器可由CW產(chǎn)生器代替，CW一部分作為選擇器的選擇碼，一部分寫入4個(gè)可預(yù)置的LFSR。

(二)條件接收發(fā)送端的FPGA實(shí)現(xiàn)

圖2為條件接收發(fā)送端的FPGA實(shí)現(xiàn)。用戶管理信息需要PC機(jī)處理和保存，服務(wù)密鑰SK和控制字CW發(fā)生器初始值可以在PC機(jī)中通過(guò)偽隨機(jī)序列生成程序生成。TS流是連續(xù)不斷的實(shí)時(shí)信號(hào)，可以通過(guò)空包替換的方法實(shí)現(xiàn)條件包的加入。CW的加密采用DES算法，DES速度快，加密強(qiáng)度較高，硬件容易實(shí)現(xiàn)，適合CW變化較快的要求。SK的加密采用RSA算法可以滿足SK變化頻率低，安全性要求高，使用時(shí)間長(zhǎng)等要求。公務(wù)員之家

三、結(jié)語(yǔ)

本文介紹了條件接收系統(tǒng)的基本原理，并提出一種用FPGA實(shí)現(xiàn)方法。這種方法使條件接收系統(tǒng)不受復(fù)接的約束，實(shí)現(xiàn)起來(lái)比較靈活。并且這種結(jié)構(gòu)采用空包替換，容易實(shí)現(xiàn)加解擾的同步。